

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problems Mailbox.**



# JAPANESE PATENT OFFICE

## PATENT ABSTRACTS OF JAPAN

(11)Publication number: 09117131

(43)Date of publication of application: 02.05.1997

(51)Int.Cl.

H02M 3/155  
H02H 3/20

(21)Application number: 08209792

(22)Date of filing: 08.08.1996

(71)Applicant:

(72)Inventor:

FUJITSU LTD

SAEKI MITSUO

YANO HIDETOSHI

OZAWA HIDEKIYO

(30)Priority

Priority number: 07205938 Priority date: 11.08.1995 Priority country: JP

07205939

11.08.1995


JP

(54) DC-DC CONVERSION DEVICE

(57)Abstract:

**PROBLEM TO BE SOLVED:** To prevent an overvoltage from being applied by using first and second switch elements as overvoltage protection circuits when the input/output voltage of a conversion device becomes excessive.

**SOLUTION:** When an overvoltage results, the signal of a voltage comparator IC1 is outputted and the output of a flip-flop is inputted to OR circuits OR1 and OR2. The output of the OR2 circuit is inputted to a drive 10, the power of a charge pump circuit 12 is supplied to a transistor(Tr) 1, and signal lines 14 and 1 are connected. Since the OR1 inputs an FF signal, it outputs a signal regardless of the signal of a synchronous rectification control circuit 13. The output of the OR1 is inputted to a drive 11, the power of the charge pump circuit 12 is supplied to the Tr2, and signal lines 2 and 26 are connected. Therefore, current passes through a fuse F1, the signal line 14, Tr1, and signal lines 1 and 2, Tr2, and the signal line 26 and flows to the ground and the fuse F1 blows out.



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-117131

(43) 公開日 平成9年(1997)5月2日

(51) Int.Cl. <sup>8</sup>	識別記号	庁内整理番号	F I	技術表示箇所
H 0 2 M 3/155			H 0 2 M 3/155	H
H 0 2 H 3/20			H 0 2 H 3/20	A

審査請求 未請求 請求項の数 7 O L (全 36 頁)

(21) 出願番号	特願平8-209792	(71) 出願人	000005223 富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番1号
(22) 出願日	平成8年(1996)8月8日	(72) 発明者	佐伯 充雄 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内
(31) 優先権主張番号	特願平7-205938	(72) 発明者	矢野 秀俊 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内
(32) 優先日	平7(1995)8月11日	(72) 発明者	小澤 秀清 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内
(33) 優先権主張国	日本 (J P)	(74) 代理人	弁理士 遠山 勉 (外1名)
(31) 優先権主張番号	特願平7-205939		
(32) 優先日	平7(1995)8月11日		
(33) 優先権主張国	日本 (J P)		


(54) 【発明の名称】 直流-直流変換装置

(57) 【要約】

【課題】 本発明は、同期整流方式の降圧型直流-直流変換装置において、過電圧による発煙及び発火を防止するとともに、装置の小型化と変換効率の向上とを図ることを課題とする。

【解決手段】 同期整流方式の降圧型直流-直流変換装置において、入力電圧の過電圧状態を検出する過電圧検出手段と、入力電圧の過電圧状態が検出されたときに第1のスイッチ素子と第2のスイッチ素子を短絡させる短絡手段と、短絡によって発生する大電流によって入力経路を遮断する遮断手段とを備えることを特徴とする。

変換装置の内部構成を示す図



1

## 【特許請求の範囲】

【請求項1】 電源からの電力を蓄積する蓄積手段と、前記電源と蓄積手段とを接続する第1の経路上に設けられて、前記第1の経路の接続と切断を切り換える第1のスイッチ素子と、

前記第1のスイッチ素子と前記蓄積手段とを接続する第2の経路上に設けられて、前記第2の経路をグランドと接続もしくは切断する第2のスイッチ素子と、

前記第1のスイッチ素子及び第2のスイッチ素子の接続と切断とを制御して、前記蓄積手段からの出力電圧が一定値を保つようにする制御手段とを備えた同期整流方式の直流-直流変換装置であり、

前記電源からの電圧を監視して、前記電源からの電圧が所定の電圧値を超えるとアラーム信号を出力する過電圧検出手段と、

前記過電圧検出手段からのアラーム信号を入力したときに、前記第1のスイッチ素子及び第2のスイッチ素子を接続状態にして、前記電源からの電圧を短絡させる短絡手段と、

前記短絡手段によって短絡された電力によって前記第1の経路を遮断する遮断手段と、  
を備えた直流-直流変換装置。

【請求項2】 前記過電圧検出手段は、基準電圧を発生する電源と、前記電源の基準電圧と前記電源からの電圧とを比較して、前記電源からの電圧が前記基準電圧より大きければアラーム信号を出力する電圧比較部とを備える請求項1記載の直流-直流変換装置。

【請求項3】 前記遮断手段は、前記短絡手段によって短絡された電力によって溶断されるフューズである請求項1記載の直流-直流変換装置。

【請求項4】 電源からの電力を蓄積する蓄積手段と、前記電源と蓄積手段とを接続する第1の経路上に設けられて、前記第1の経路の接続と切断を切り換える第1のスイッチ素子と、

前記第1のスイッチ素子と前記蓄積手段とを接続する第2の経路上に設けられて、前記第2の経路とグランドとを接続もしくは切断する第2のスイッチ素子と、 前記

第1のスイッチ素子及び第2のスイッチ素子の接続と切断とを制御して、前記蓄積手段からの出力電圧が一定値を保つようにする制御手段とを備えた同期整流方式の直流-直流変換装置であり、

前記蓄積手段からの出力電圧を監視して、前記出力電圧が所定の電圧値を超えるとアラーム信号を出力する過電圧検出手段と、

前記過電圧検出手段からのアラーム信号を入力したときに、前記第1のスイッチ素子を切断状態にすると同時に前記第2のスイッチ素子を接続状態にして、前記蓄積手段からの出力電圧をグランドレベルにクランプするクランプ手段と、

2

を備える直流-直流変換装置。

【請求項5】 前記過電圧検出手段は、

基準電圧を発生する電源と、

前記電源から発生する基準電圧と、前記蓄積手段からの出力電圧とを比較して、前記出力電圧が前記基準電圧より大きくなるとアラーム信号を出力する電圧比較器と、  
を備える請求項4記載の直流-直流変換装置。

【請求項6】 電源からの電力を蓄積する蓄積手段と、前記電源と蓄積手段とを接続する第1の経路上に設けられて、前記第1の経路の接続と切断を切り換える第1のスイッチ素子と、

前記第1のスイッチ素子と前記蓄積手段とを接続する第2の経路上に設けられて、前記第2の経路をグランドと接続もしくは切断する第2のスイッチ素子と、

前記第1のスイッチ素子及び第2のスイッチ素子の接続と切断とを制御して、前記蓄積手段からの出力電圧が一定値を保つようにする制御手段とを備えた同期整流方式の直流-直流変換装置であり、

前記第1のスイッチ素子が短絡状態で故障したときに、前記第2のスイッチ素子を接続状態にして、前記電源からの電圧を短絡させる短絡手段と、

前記短絡手段によって短絡された電力によって前記第1の経路を遮断する遮断手段と、  
を備えた直流-直流変換装置

【請求項7】 前記遮断手段は、前記短絡手段によって短絡された電力によって溶断するフューズである請求項6記載の直流-直流変換装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、入力電圧及び出力電圧の過電圧を防止する降圧型直流-直流変換装置(DC-DC CONVERTER)に関する。

【0002】

【従来の技術】ノート型パーソナルコンピュータ等の携帯型電子機器は、装置用の電源として電池を搭載している。携帯型電子機器に搭載される電池は、装置の動作を安定させるために、一定の電圧を供給することができるものが望ましい。

【0003】これに対し、一般の電池は、放電が進むにつれて電圧が低下していく特性を有している。このため、携帯型電子機器は、電池の出力電圧を一定化する直流-直流変換装置を備えている。

【0004】また、携帯型電子機器の性能のひとつとして、電池によって有効に動作する時間(有効稼働時間)が重要である。この有効稼働時間を長く保つためには、携帯型電子機器の消費電力を減少させることは勿論のこと、直流-直流変換装置(DC-DC CONVERTER)の変換効率を向上させることが必要になる。なぜならば、直流-直流変換装置(DC-DC CONVERTER)の変換効率が、電池の電力消費率に直接反映するからである。

【0005】直流-直流変換装置(DC-DC CONVERTER)の変換効率を向上させる方法として、同期整流方式の直流-直流変換装置(DC-DC CONVERTER)を利用する方法が一般的である。この同期整流方式の直流-直流変換装置(DC-DC CONVERTER)によれば、従来型の直流-直流変換装置(DC-DC CONVERTER)に比べて、変換効率を約10パーセント向上させることができる。

【0006】また、直流-直流変換装置(DC-DC CONVERTER)の変換効率は、直流-直流変換装置(DC-DC CONVERTER)のコンデンサの性能にも影響される。例えば、最近の直流-直流変換装置(DC-DC CONVERTER)は、変換効率の向上と装置の小型化とを図るために、高い周波数を発信するようになっている。このような直流-直流変換装置(DC-DC CONVERTER)は、位相誤差を少なくするために、出力部に平滑用のコンデンサを必要とする。

【0007】平滑用のコンデンサは、等価直列抵抗(ESR)を備えており、この等価直列抵抗(ESR)の抵抗値が大きいと直流-直流変換装置(DC-DC CONVERTER)の変換効率が悪化する。

【0008】そこで、直流-直流変換装置(DC-DC CONVERTER)の変換効率を向上させるために、等価直列抵抗(ESR)の抵抗値が小さいコンデンサが必要になる。等価直列抵抗(ESR)の抵抗値が小さいコンデンサとしては、有機コンデンサがある。

【0009】平滑用のコンデンサとして有機コンデンサを用いた場合は、直流-直流変換装置(DC-DC CONVERTER)の変換効率が向上するため、大電流を流しても発熱が少なくなる。このため、有機コンデンサを用いた直流-直流変換装置(DC-DC CONVERTER)は、3アンペア〜5アンペア程度の大電流対応の装置に用いられるようになっている。

【0010】平滑用のコンデンサとして有機コンデンサを用いた直流-直流変換装置(DC-DC CONVERTER)を大電流対応の装置に用いた場合、直流-直流変換装置(DC-DC CONVERTER)には大電流が入力されることになり、直流-直流変換装置(DC-DC CONVERTER)の入力部に使用されるコンデンサも、許容リプルが大きい有機コンデンサを使用することが好ましい。

【0011】ところで、有機コンデンサは、前述したように高周波特性と温度特性とに優れるという利点を有しているが、過電圧によって破壊されやすく、発煙発火の原因になるという欠点を有している。

【0012】このため、直流-直流変換装置(DC-DC CONVERTER)に有機コンデンサを用いる場合は、過電圧から有機コンデンサを保護する機構が必要になる。直流-直流変換装置(DC-DC CONVERTER)に過電圧が発生する要因は、直流-直流変換装置(DC-DC CONVERTER)内の回路故障等によって出力部に過電圧が発生する場合と、電池や充電器の故障、もしくは、不適当な電池や充電器の使用等によって直流-直流変換装置(DC-DC CONVERTER)

R)に過電圧が入力される場合とが考えられる。

【0013】まず、直流-直流変換装置(DC-DC CONVERTER)の出力部に過電圧が発生した場合は、直流-直流変換装置(DC-DC CONVERTER)の出力部に設けられた平滑用のコンデンサを保護する必要がある。

【0014】平滑用のコンデンサを保護する方法として、直流-直流変換装置(DC-DC CONVERTER)の出力部にZENERダイオードを設ける方法がある。この方法において、直流-直流変換装置(DC-DC CONVERTER)から出力される電圧がZENERダイオードの規格電圧を超えると、ZENERダイオードが焼損し、直流-直流変換装置(DC-DC CONVERTER)と負荷との間が短絡される。

【0015】この場合、直流-直流変換装置(DC-DC CONVERTER)と負荷との間が短絡されることにより電流の流れが停止するので、有機コンデンサに過電圧が印加されるのを防止することができる。

【0016】また、直流-直流変換装置(DC-DC CONVERTER)が過電圧を入力した場合は、直流-直流変換装置(DC-DC CONVERTER)の入力部に設けられたコンデンサを保護する必要がある。

【0017】しかし、従来では、直流-直流変換装置(DC-DC CONVERTER)の入力部に設けられたコンデンサの保護は重要視されていない。なぜならば、直流-直流変換装置(DC-DC CONVERTER)は、入力した電圧の経路を切断する機構を有しているため、直流-直流変換装置(DC-DC CONVERTER)の出力部に設けられた回路に直接の影響を及ぼさないためである。

【0018】ここで、直流-直流変換装置(DC-DC CONVERTER)の具体例について図12に基づいて説明する。図12には示していないが、直流-直流変換装置(DC-DC CONVERTER)は、電池と負荷との間に設けられている。この直流-直流変換装置(DC-DC CONVERTER)は、メインスイッチングトランジスタTr1、同期整流用トランジスタTr2、ダイオードD1、抵抗R1、コンデンサC1、チョークコイルL1、及び制御回路CTLを備えている。さらに、直流-直流変換装置(DC-DC CONVERTER)の出力部分には、ZENERダイオードD2が設けられている。

【0019】メインスイッチングトランジスタTr1は、電界効果トランジスタ(FET)であり、制御回路CTLからの信号DHによってオンとオフとが切り換えられる。

【0020】チョークコイルL1は、電圧変換用のコイルである。ダイオードD1は、メインスイッチングトランジスタTr1がオフ状態の間にチョークコイルL1に蓄積されたエネルギーを出力側へ放出させるためのフリーホイールダイオードである。

【0021】同期整流用トランジスタTr2は、ダイオードD1と同様に、メインスイッチングトランジスタTr1

r 1 がオフ状態の間にチョークコイル L 1 に蓄積されたエネルギーを出力側へ放出させるフリーホイール用のスイッチ回路である。この同期制御用トランジスタ Tr 2 は、制御回路 CTL から信号 DL によってオンとオフとが切り替えれる電界効果トランジスタ (FET) である。

【0022】例えば、同期整流用トランジスタ Tr 2 は、ダイオード D 1 に引加される電圧が順方向のときにオン状態となり、逆方向のときにはオフ状態になる。抵抗 R 1 は、直流-直流変換装置 (DC-DC CONVERTER) から負荷へ流れる電流値を測定するためのセンス抵抗 R 1 である。

【0023】コンデンサ C 1 は、センス抵抗 R 1 から出力される信号の交流成分を取り除く平滑用のコンデンサである。ZENER ダイオード D 2 は、コンデンサ C 1 によって交流成分を取り除かれた電圧が規格電圧以下であるか否か、すなわち、コンデンサ C 1 によって交流成分を取り除かれた電圧が過電圧であるか否かを監視する保護回路である。

【0024】この ZENER ダイオード D 2 は、コンデンサ C 1 によって交流成分を除去された電圧が規格電圧を超えると、オン状態になり直流-直流変換装置 (DC-DC CONVERTER) からの出力電圧を規格電圧にクランプする。さらに、過電圧が大きくなると、ZENER ダイオード D 2 は、焼損して、直流-直流変換装置 (DC-DC CONVERTER) と負荷との間を短絡させる。

【0025】制御回路 CTL には、電池からの電圧、センス抵抗 R 1 に入力される電圧 CS、及び、センス抵抗 R 1 から出力される電圧 FB が入力される。さらに、制御回路 CTL には、外部からのオン指令値もしくはオフ指令値と、目標電圧 Vref とが入力される。

【0026】この制御回路 CTL は、センス抵抗 R 1 に入力される電圧 CS とセンス抵抗 R 1 から出力される電圧 FB との電位差を求め、直流-直流変換装置 (DC-DC CONVERTER) から出力される電流値を測定する。

【0027】また、制御回路 CTL は、抵抗 R 1 からの出力電圧 FB と外部からの目標電圧 Vref とを比較して、直流-直流変換装置 (DC-DC CONVERTER) の出力電圧値が所定の電圧値となるように、メインスイッチングトランジスタ Tr 1 及び同期整流用トランジスタ Tr 2 のオンとオフとを切り換える。

【0028】上記の直流-直流変換装置 (DC-DC CONVERTER) が正常に動作している場合は、直流-直流変換装置 (DC-DC CONVERTER) の出力電圧は、ZENER ダイオード D 2 の規格電圧より十分低いので、ZENER ダイオード D 2 はオフ状態になる。この場合、コンデンサ C 1 によって交流成分を除去された電圧がそのまま負荷に入力される。

【0029】一方、直流-直流変換装置 (DC-DC CONVERTER) の出力電圧が過電圧になった場合、直流-直流変

換装置 (DC-DC CONVERTER) の出力電圧値は、ZENER ダイオード D 2 の規格電圧値より高くなる。出力電圧が規格電圧より大きくなると、ZENER ダイオード D 2 がオン状態になる。この場合、直流-直流変換装置 (DC-DC CONVERTER) の出力電圧は、ZENER ダイオード D 2 の規格電圧にクランプされる。これにより、過電圧が負荷に印加されることを防止することができる。

【0030】さらに、上記の直流-直流変換装置 (DC-DC CONVERTER) は、ZENER ダイオード D 2 に流れる電流を制限する機構を持たないので、過電圧が続くと ZENER ダイオード D 2 が焼損する。この場合、直流-直流変換装置 (DC-DC CONVERTER) と負荷との間は短絡状態になる。これにより、平滑用コンデンサ C 1 には電流が流れなくなり、平滑用コンデンサ C 1 の焼損を防止することができる。

【0031】また、直流-直流変換装置 (DC-DC CONVERTER) に過電圧状態が発生した場合に負荷短絡を発生させる方法として、サイリスター (SCR) を利用する方法もあるが、装置の部品点数が増加して回路の大型化を招くと共に、生産コストの上昇を招くという問題があった。

【0032】一方、直流-直流変換装置 (DC-DC CONVERTER) に過電圧を入力した場合は、制御回路 CTL は、メインスイッチングトランジスタをオフ状態にする。この場合、直流-直流変換装置 (DC-DC CONVERTER) 内には、電流が流れなくなるため、直流-直流変換装置 (DC-DC CONVERTER) の出力部の回路に影響を及ぼさないことになる。このため、直流-直流変換装置 (DC-DC CONVERTER) は、入力側の過電圧に対する保護機構を備えていない。

【0033】

【発明が解決しようとする課題】ところで、コンデンサを保護するために ZENER ダイオードを使用する場合、ZENER ダイオードがショートモードで故障すれば保護回路としての機能を果たすが、オープンモードで故障すると保護回路としての機能を果たさない。ZENER ダイオードがオープンモードで故障した場合には、直流-直流変換装置 (DC-DC CONVERTER) の出力部に設けられた有機コンデンサが焼損して発煙もしくは発火の原因になるという問題がある。

【0034】さらに、ZENER ダイオードがオープンモードで故障するか、もしくは、ショートモードで故障するかを特定することは不可能であるため、直流-直流変換装置 (DC-DC CONVERTER) の保護回路として ZENER ダイオードを利用することは不適切である。

【0035】一方、過電圧による有機コンデンサの焼損を防止するために、高耐圧の有機コンデンサを使用する方法も考えられるが、高耐圧の有機コンデンサは容量が小さくなるため、所望の容量を得るためには複数の有機コンデンサが必要になる。このため、回路が大型化して

しまうという問題がある。さらに、高耐圧の有機コンデンサは等価直列抵抗 (ESR) の抵抗値が大きいため、直流-直流変換装置 (DC-DC CONVERTER) の変換効率を悪化させるという問題もある。

【0036】これに対し、過電圧による有機コンデンサの焼損を防止するために、直流-直流変換装置 (DC-DC CONVERTER) に使用される有機コンデンサのそれぞれに焼損防止用のフューズを設ける方法がある。しかし、この方法では、直流-直流変換装置 (DC-DC CONVERTER) の構成部品数が増加すると同時に、直流-直流変換装置 (DC-DC CONVERTER) の生産コストが増加するという問題がある。さらに、有機コンデンサ毎にフューズを設けた場合、フューズの抵抗によって直流-直流変換装置 (DC-DC CONVERTER) の変換効率が低下するという問題がある。

【0037】また、直流-直流変換装置 (DC-DC CONVERTER) の入力部には、有機コンデンサが使用されるようになってきているため、これらの有機コンデンサを保護する必要もある。

【0038】そこで、本発明は、前記問題点に鑑みてなされたものであり、同期整流方式の降圧型直流-直流変換装置 (DC-DC CONVERTER) において、回路構成を複雑にすることなく、入出力電圧の過電圧から直流-直流変換装置 (DC-DC CONVERTER) を保護する技術を提供することにより、過電圧による発煙及び発火を防止するとともに、直流-直流変換装置 (DC-DC CONVERTER) の小型化と変換効率の向上とを図ることを課題とする。

【0039】

【課題を解決するための手段】本発明は、前記課題を解決するために以下のような手段を採用した。本発明にかかる第1の直流-直流変換装置は、電源からの電力を蓄積する蓄積手段と、前記電源と蓄積手段とを接続する第1の経路上に設けられて、前記第1の経路の接続と切断を切り換える第1のスイッチ素子と、前記第1のスイッチ素子と前記蓄積手段とを接続する第2の経路上に設けられて、前記第2の経路をグランドと接続もしくは切断する第2のスイッチ素子と、前記第1のスイッチ素子及び第2のスイッチ素子の接続と切断とを制御して、前記蓄積手段からの出力電圧が一定値を保つようにする制御手段とを備えた同期整流方式の直流-直流変換装置であり、前記電源からの電圧を監視して、前記電源からの電圧が所定の電圧値を超えるとアラーム信号を出力する過電圧検出手段と、前記過電圧検出手段からのアラーム信号を入力したときに、前記第1のスイッチ素子及び第2のスイッチ素子を接続状態にして、前記電源からの電圧を短絡させる短絡手段と、前記短絡手段によって短絡された電力によって前記電源からの電力を遮断する遮断手段と、を備えた直流-直流変換装置である (請求項1に対応)。

【0040】この場合、過電圧検出手段は、基準電圧を

発生する電源と、前記電源の基準電圧と前記電源からの電圧とを比較して、前記電源からの電圧が前記基準電圧より大きければアラーム信号を出力する電圧比較部とを備えるようにしてもよい (請求項2に対応)。

【0041】さらに、前記遮断手段は、前記短絡手段によって短絡された電力によって溶断されるフューズとしてもよい (請求項3に対応)。本発明にかかる第2の直流-直流変換装置は、電源からの電力を蓄積する蓄積手段と、前記電源と蓄積手段とを接続する第1の経路上に設けられて、前記第1の経路の接続と切断を切り換える第1のスイッチ素子と、前記第1のスイッチ素子と前記蓄積手段とを接続する第2の経路上に設けられて、前記第2の経路とグランドとを接続もしくは切断する第2のスイッチ素子と、前記第1のスイッチ素子及び第2のスイッチ素子の接続と切断とを制御して、前記蓄積手段からの出力電圧が一定値を保つようにする制御手段とを備えた同期整流方式の直流-直流変換装置であり、前記蓄積手段からの出力電圧を監視して、前記出力電圧が所定の電圧値を超えるとアラーム信号を出力する過電圧検出手段と、前記過電圧検出手段からのアラーム信号を入力したときに、前記第1のスイッチ素子を切断状態にすると同時に前記第2のスイッチ素子を接続状態にして、前記蓄積手段からの出力電圧をグランドレベルにクランプするクランプ手段と、を備える直流-直流変換装置である (請求項4に対応)。

【0042】この場合、過電圧検出手段は、基準電圧を発生する電源と、前記電源から発生する基準電圧と、前記蓄積手段からの出力電圧とを比較して、前記出力電圧が前記基準電圧より大きくなるとアラーム信号を出力する電圧比較器とを備えるようにしてもよい (請求項5に対応)。

【0043】また、本発明の第3の直流-直流変換装置は、電源からの電力を蓄積する蓄積手段と、前記電源と蓄積手段とを接続する第1の経路上に設けられて、前記第1の経路の接続と切断を切り換える第1のスイッチ素子と、前記第1のスイッチ素子と前記蓄積手段とを接続する第2の経路上に設けられて、前記第2の経路をグランドと接続もしくは切断する第2のスイッチ素子と、前記第1のスイッチ素子及び第2のスイッチ素子の接続と切断とを制御して、前記蓄積手段からの出力電圧が一定値を保つようにする制御手段とを備えた同期整流方式の直流-直流変換装置であり、前記第1のスイッチ素子が短絡状態故故障したときに、前記第2のスイッチ素子を接続状態にして、前記電源からの電圧を短絡させる短絡手段と、前記短絡手段によって短絡された電力によって前記電源からの電力を遮断する遮断手段とを備えた直流-直流変換装置である (請求項6に対応)。

【0044】この場合、遮断手段は、前記短絡手段によって短絡された電力によって溶断するフューズとしてもよい (請求項7に対応)。以下、本発明の作用について

述べる。

【0045】本発明にかかる第1の直流-直流変換装置は、過電圧検出手段によって電源からの電圧を監視する。そして、電源からの電圧が所定の電圧値を超えると、過電圧検出手段は、アラーム信号を出力する。このアラーム信号は、短絡手段に入力される。

【0046】アラーム信号を入力した短絡手段は、第1のスイッチ素子と第2のスイッチ素子とを接続状態にする。このとき、電源からの電圧は、第1の経路、第1のスイッチ素子、第2の経路、及び、第2のスイッチ素子によってグラウンドと短絡される。この結果、遮断手段は、短絡によって発生する過大な電力を入力することになり、電源からの電力を遮断する。

【0047】次に、本発明にかかる第2の直流-直流変換装置は、過電圧検出手段によって、蓄積手段から出力される電圧を監視する。そして、蓄積手段から出力される電圧が所定の電圧値を超えると、過電圧検出手段は、アラーム信号を出力する。このアラーム信号は、クランプ手段に入力される。

【0048】アラーム信号を入力したクランプ手段は、第1のスイッチ素子を切断状態にすると同時に第2のスイッチ素子を接続状態にする。このとき、蓄積手段は、第2の経路及び第2のスイッチ素子を介してグラウンドに接続することになるので、グラウンドレベルの電圧が蓄積手段に入力されることになる。この結果、蓄積手段から出力される電圧は、グラウンドレベルの電圧になる。

【0049】本発明にかかる第3の直流-直流変換装置の短絡手段は、第1のスイッチ素子が短絡状態で故障したときに、前記第2のスイッチ素子を接続状態にする。このとき、電源からの電力は、第1の経路、第1のスイッチ素子、第2の経路、及び、第2のスイッチ素子を介してグラウンドと短絡される。

【0050】この結果、遮断手段は、短絡によって発生する過大な電力によって、第1の経路を遮断する。

【0051】

【発明の実施の形態】本発明の実施の形態について図面に基いて説明する。

＜実施の形態1＞図1は、本発明の直流-直流変換装置(DC-DC CONVERTER)の第1の実施の形態を示す図である。尚、同図において、従来と同一の構成要素については同一の名称及び符号を付加している。

【0052】直流-直流変換装置(DC-DC CONVERTER)は、図示していない電源としての電池と負荷との間に設けられ、電池からの電圧を定電圧化して負荷へ供給する装置である。

【0053】(直流-直流変換装置(DC-DC CONVERTER)の構成)本実施の形態1にかかる直流-直流変換装置(DC-DC CONVERTER)は、フューズF1、制御回路CTL、メインスイッチングトランジスタTr1、同期整流用トランジスタTr2、ダイオードD1、チョークコ

イルL1、コンデンサC1、電圧比較器IC1、基準電圧e1を発生する電源e1、コンデンサC2、及び、コンデンサC3を備えている。

【0054】(直流-直流変換装置(DC-DC CONVERTER)を構成する回路の接続形態)ここで、上記の構成要素の接続形態について述べる。フューズF1は、電池とメインスイッチングトランジスタTr1とを接続する信号線14の途中に設けられる。

【0055】信号線14を介して電池と接続されたメインスイッチングトランジスタTr1は、信号線1を介してチョークコイルL1と接続されるとともに、信号線24を介して制御回路CTLと接続される。

【0056】上記のメインスイッチングトランジスタTr1は、例えば、ソース端子、ドレイン端子、及び、ゲート端子の3つの端子を有するMOS-FET(Metal Oxide Semiconductor Field Effect Transistor)である。この場合、上記の信号線14は、メインスイッチングトランジスタTr1のドレイン端子に接続される。また、上記の信号線1は、メインスイッチングトランジスタTr1のソース端子に接続される。さらに、上記の信号線24は、メインスイッチングトランジスタTr1のゲート端子に接続される。

【0057】メインスイッチングトランジスタTr1と信号線1を介して接続されたチョークコイルL1は、さらに信号線15を介して図示しない負荷と接続される。上記のフューズF1とメインスイッチングトランジスタTr1とを接続する信号線14の途中には、4本の信号線31、17、18、19が接続される。

【0058】上記の4本の信号線31、17、18、19のうちのフューズF1寄りの信号線31は、コンデンサC3を介してグラウンドに接続される。上記の4本の信号線31、17、18、19のうちの信号線17は、電圧比較器IC1に接続される。この電圧比較器IC1は、例えば、非反転入力端子、反転入力端子、及び、出力端子を有する。この場合、上記の信号線17は、電圧比較器IC1の非反転入力端子に接続される。また、電圧比較器IC1の反転入力端子は、信号線22を介して電源e1と接続される。さらに、電圧比較器IC1の出力端子は、信号線23を介して制御回路CTLに接続される。

【0059】上記の4本の信号線31、17、18、19のうちの信号線18は、制御回路CTLに接続される。この信号線18の途中には、信号線18aが接続されている。この信号線18aは、コンデンサC2を介してグラウンドに接続される。

【0060】上記の4本の信号線31、17、18、19のうちのメインスイッチングトランジスタTr1寄りの信号線19は、制御回路CTLに接続される。また、メインスイッチングトランジスタTr1とチョークコイルL1とを接続する信号線1の途中には、2本の信号線



2、3が接続される。

【0061】上記の2本の信号線2、3のうちメインスイッチングトランジスタTr1寄りの信号線2は、同期整流用トランジスタTr2に接続される。この同期整流用トランジスタTr2は、信号線25を介して制御回路CTLと接続されるとともに、信号線26を介してグランドに接続される。

【0062】上記の同期整流用トランジスタTr2は、例えば、ドレイン端子、ソース端子、ゲート端子の3つの端子を有するMOS-FET (Metal Oxide Semiconductor FET) である。この場合、上記の信号線2は、同期整流用トランジスタTr2のドレイン端子に接続される。また、上記の信号線25は、同期整流用トランジスタTr2のゲート端子に接続される。さらに、上記の信号線26は、同期整流用トランジスタTr2のソース端子に接続される。

【0063】また、上記の2本の信号線2、3のうちチョークコイルL1寄りの信号線3は、ダイオードD1のカソード端子に接続される。このダイオードD1のアノード端子は、信号線27を介してグランドに接続される。

【0064】さらに、チョークコイルL1と負荷とを接続する信号線15の途中には、2本の信号線4、5が接続される。上記の2本の信号線4、5のうち、チョークコイルL1寄りの信号線4は、制御回路CTLに接続される。この信号線4は、直流-直流変換装置(DC-DC CONVERTER)の出力電圧FBを制御回路CTLにフィードバックするための信号線である。

【0065】上記の2本の信号線4、5のうち、負荷寄りの信号線5は、コンデンサC1を介してグランドに接続される。

(直流-直流変換装置(DC-DC CONVERTER)を構成する回路の機能)次に、上記の各構成要素の機能について述べる。

【0066】(コンデンサC3)コンデンサC3は、有機コンデンサであり、直流-直流変換装置(DC-DC CONVERTER)に入力される電圧に含まれる脈動成分を除去する平滑用のコンデンサである。

【0067】(電源e1)電源e1は、直流-直流変換装置(DC-DC CONVERTER)が入力すべき電圧の基準電圧e1を発生する。

【0068】(電圧比較器IC1)電圧比較器IC1は、電池からの電圧Viと電源e1からの基準電圧e1とを比較し、比較した結果を示す信号OVを出力する。電圧比較器IC1から出力された信号OVは、信号線23を介して制御回路CTLに入力される。

【0069】例えば、電圧比較器IC1は、上記の電圧Viから基準電圧e1を減算し、その減算結果が「0」以下ならばLowレベルの信号を出力し、減算結果が正の値ならばHighレベルの信号を出力する。

【0070】(コンデンサC2)コンデンサC2は、メインスイッチングトランジスタTr1及び同期整流用トランジスタTr2を非常時に駆動するための電力を蓄積するものである。

【0071】(メインスイッチングトランジスタTr1)メインスイッチングトランジスタTr1は、制御回路CTLからの制御信号DHを入力し、入力した信号DHに従って信号線14と信号線1との間を接続または切断する。

【0072】例えば、メインスイッチングトランジスタTr1は、ゲート端子に制御回路CTLからの電圧が印加されるとオン状態になり、ドレイン端子とソース端子との間を接続して、信号線14と信号線1との間を接続する。

【0073】また、メインスイッチングトランジスタTr1は、ゲート端子に制御回路CTLからの電圧が印加されていなければオフ状態になり、ドレイン端子とソース端子との間を切断して、信号線14と信号線1との間を切断する。

【0074】(チョークコイルL1)チョークコイルL1は、電圧変換用のコイルである。

(ダイオードD1)ダイオードD1は、メインスイッチングトランジスタTr1がオフ状態のときに、チョークコイルL1に蓄積されたエネルギーを出力側へ放出させるフリーホイールダイオードである。

【0075】(同期整流用トランジスタTr2)同期整流用トランジスタTr2は、制御回路CTLからの信号DLを入力し、入力した信号DLに従って信号線2と信号線26との間を接続あるいは切断するスイッチ回路である。

【0076】例えば、同期整流用トランジスタTr2は、ゲート端子に制御回路CTLからの電圧が印加されるとオン状態になり、ドレイン端子とソース端子との間を接続して、信号線2と信号線26との間を接続する。

【0077】また、同期整流用トランジスタTr2は、ゲート端子に制御回路CTLからの電圧が印可されていなければオフ状態になり、ドレイン端子とソース端子との間を切断して、信号線2と信号線26との間を切断する。

【0078】本例において、同期整流用トランジスタTr2は、メインスイッチングトランジスタTr1がオフ状態のときにチョークコイルL1に蓄積されたエネルギーを出力させるフリーホイール用のスイッチ回路である。

【0079】例えば、同期整流用トランジスタTr2は、ダイオードD1に印加される電圧が順方向のときにオン状態(信号線2と信号線26との間を接続した状態)になり、ダイオードD1に印加される電圧が逆方向のときにオフ状態(信号線2と信号線26との間を切断した状態)になる。このとき、ダイオードD1の電圧降

下は、低減されることになる。

【0080】（コンデンサC1）コンデンサC1は、チョークコイルL1から出力された電圧に含まれる脈動成分を除去する平滑用のコンデンサである。

【0081】（制御回路CTL）制御回路CTLには、前述した信号線4、19、23、18、24、25の他に、外部からのオン指令値あるいはオフ指令値と、外部からの目標電圧Vrefとが入力される。外部からの目標電圧Vrefは、直流-直流変換装置（DC-DC CONVERTER）が出力すべき電圧の基準電圧である。

【0082】そして、制御回路CTLは、電圧比較器IC1からの信号OVと、信号線4を介して入力する出力電圧FBと、外部からの目標電圧Vrefとに従って、メインスイッチングトランジスタTr1及び同期整流用トランジスタTr2のオン状態とオフ状態とを切り換える。

【0083】ここで、制御回路CTLの内部構成について図2に基づいて説明する。

（制御回路CTLの構成）制御回路CTLは、図2に示すように、パルス幅変調方式（PWM方式）を採用する回路であり、電源7、三角波発振器8、PWM比較器9、チャージポンプ回路12、同期整流制御回路13、フリップフロップFF、ドライバー1（10）、及び、ドライバー2（11）を備えている。さらに、制御回路CTLは、分割抵抗R2/R3、エラーアンプERA1、論理和回路OR1、論理和回路OR2を備えている。

【0084】（電源7）電源7は、外部からのオン指令値を入力したときに、制御回路CTLを構成する回路へ動作電力を供給する。また、電源7は、外部からのオフ指令値を入力したときに、制御回路CTLを構成する回路に対する動作電力の供給を停止する。

【0085】（三角波発振器8）三角波発振器8は、電圧をパルス幅に変換するための変換用三角波を、一定の周波数で発振する。この三角波発振器8から発振された三角波は、PWM比較器9に入力される。

【0086】（分割抵抗R2/R3）分割抵抗R2/R3は、信号線4と接続されており、直流-直流変換装置（DC-DC CONVERTER）の出力電圧FBを入力するようになっている。この分割抵抗R2/R3は、出力電圧FBの電圧値をセンスするセンス抵抗である。

【0087】分割抵抗R2/R3によってセンスされた電圧値は、エラーアンプERA1に入力される。

（エラーアンプERA1）エラーアンプERA1は、分割抵抗R2/R3によってセンスされた電圧値FBと、外部からの目標電圧Vrefとを入力し、これら電圧値FBと目標電圧Vrefとの誤差を増幅する誤差増幅回路である。このエラーアンプERA1によって増幅された誤差は、PWM比較器9の非反転入力端子に入力される。

【0088】（PWM比較器9）PWM比較器9は、反転入力端子と非反転入力端子とを有する電圧比較器である。PWM比較器9の反転入力端子は、三角波発振器8から出力された変換用三角波を入力する。また、PWM比較器9の非反転入力端子は、エラーアンプERA1から出力される信号を入力する。

【0089】そして、PWM比較器9は、非反転入力端子に入力された信号と反転入力端子に入力された信号とを比較する。例えば、PWM比較器9は、非反転入力端子に入力された信号から反転入力端子に入力された信号を減算する。そして、PWM比較器9は、減算して得られた値が負の値を示す間（三角波発振器8から出力された信号がエラーアンプERA1から出力された信号よりも大きい間）は、Highレベルの信号を出力する。

【0090】また、PWM比較器9は、減算して得られた値が正の値を示す間（三角波発振器8から出力された信号がエラーアンプERA1から出力された信号よりも小さい間）は、Lowレベルの信号を出力する。

【0091】PWM比較器9から出力された信号（Highレベルの信号、もしくは、Lowレベルの信号）は、論理和回路OR2と同期整流制御回路13とに入力される。

【0092】（チャージポンプ回路12）チャージポンプ回路12は、メインスイッチングトランジスタTr1を駆動する電圧をドライバー1（10）に供給し、同期整流用トランジスタTr2を駆動する電圧をドライバー2（11）に供給する。

【0093】（同期整流制御回路13）同期整流制御回路13は、PWM比較器9から出力される信号を入力する。そして、同期整流制御回路13は、PWM比較器9からの信号に従って、同期整流用トランジスタTr2のオン状態とオフ状態とを切り換えて同期整流を行う。

【0094】例えば、同期整流制御回路13は、PWM比較器8からのLowレベルの信号を入力したとき、Highレベルの信号を出力する。また、同期整流制御回路13は、PWM比較器8からのHighレベルの信号を入力したとき、Lowレベルの信号を出力する。

【0095】同期整流用制御回路13から出力された信号は、論理和回路OR1に入力される。

（フリップフロップFF）フリップフロップFFは、セット端子Sとリセット端子Rとの2つの入力端子、及び、出力端子Qを有している。フリップフロップFFのセット端子Sは、電圧比較器IC1から出力された信号OVを入力する。このとき、フリップフロップFFは、セット端子Sに入力した信号を記憶する。

【0096】また、フリップフロップFFのリセット端子Rは、外部からのオン指令値もしくはオフ指令値を入力する。リセット端子Rにオン指令値あるいはオフ指令値が入力されると、フリップフロップFFに記憶されている信号は、Lowレベルの信号にリセットされる。

【0097】さらに、フリップフロップFFの出力端子Qは、論理和回路OR1、及び、論理和回路OR2に接続される。この出力端子Qは、フリップフロップFFが記憶している信号を出力する。

【0098】例えば、直流-直流変換装置(DC-DC CONVERTER)の入力電圧Viが基準電圧e1以下である場合は、フリップフロップFFのセット端子Sは、電圧比較器IC1からの信号OVとしてLowレベルの信号を入力する。この場合、フリップフロップFFがセット端子Sに入力されたLowレベルの信号を記憶することになり、出力端子Qは、フリップフロップFFが記憶しているLowレベルの信号を出力することになる。

【0099】また、直流-直流変換装置(DC-DC CONVERTER)の入力電圧Viが基準電圧e1を超えた場合(入力電圧Viが過電圧になった場合)は、フリップフロップFFのセット端子Sは、電圧比較器IC1からの信号OVとしてHighレベルの信号を入力する。この場合、フリップフロップFFがセット端子Sに入力されたHighレベルの信号を記憶することになり、出力端子Qは、フリップフロップFFが記憶しているHighレベルの信号を出力することになる。

【0100】(論理和回路OR2) 論理和回路OR2は、PWM比較器9からの信号とフリップフロップFFからの信号との論理和演算を行い、その演算結果を示す信号をドライバー1(10)に入力する。

【0101】例えば、直流-直流変換装置(DC-DC CONVERTER)の入力電圧Viが基準電圧e1以下である場合は、論理和回路OR2は、フリップフロップFFの出力端子QからのLowレベルの信号を入力することになる。この場合、論理和回路OR2は、PWM比較器9からの信号をそのまま出力することになる。この結果、直流-直流変換装置(DC-DC CONVERTER)の入力電圧が基準電圧e1以下の場合は、ドライバー1(10)は、PWM比較器9からの信号に従って動作することになる。

【0102】また、直流-直流変換装置(DC-DC CONVERTER)の入力電圧が基準電圧e1より大きくなった場合(入力電圧が過電圧状態になった場合)は、論理和回路OR2は、フリップフロップFFの出力端子QからのHighレベルの信号を入力することになる。この場合、論理和回路OR2は、PWM比較器9からの信号に関係なく、Highレベルの信号を出力することになる。この結果、直流-直流変換装置(DC-DC CONVERTER)の入力電圧が過電圧状態になった場合は、ドライバー1(10)は、PWM比較器9からの信号に関わらず、フリップフロップFFからの信号に従って動作することになる。

【0103】(論理和回路OR1) 論理和回路OR1は、同期整流制御回路13から出力される信号と、フリップフロップFFから出力される信号との論理和演算を行い、その演算結果を示す信号を出力する。この論理和

回路OR1から出力された信号は、ドライバー2(11)に入力される。

【0104】例えば、直流-直流変換装置(DC-DC CONVERTER)の入力電圧Viが基準電圧e1以下の場合は、論理和回路OR1は、フリップフロップFFからのLowレベルの信号を入力することになる。この場合、論理和回路OR1は、同期整流制御回路13からの信号をそのまま出力することになる。この結果、入力電圧Viが基準電圧e1以下の場合は、ドライバー1(10)は、同期整流制御回路13からの信号に従って動作することになる。

【0105】また、直流-直流変換装置(DC-DC CONVERTER)の入力電圧Viが基準電圧e1より大きくなった場合(入力電圧Viが過電圧になった場合)は、論理和回路OR1は、フリップフロップFFからのHighレベルの信号を入力することになる。この場合、論理和回路OR1は、同期整流制御回路13からの信号に関わらず、Highレベルの信号を出力することになる。この結果、直流-直流変換装置(DC-DC CONVERTER)の入力電圧が過電圧になった場合は、ドライバー2(11)は、同期整流制御回路13からの信号に関わらず、フリップフロップFFからのHighレベルの信号に従って動作することになる。

【0106】(ドライバー1(10)) ドライバー1(10)は、論理和回路OR2からの信号に応じて、メインスイッチングトランジスタTr1のオン状態とオフ状態とを切り換える。

【0107】例えば、ドライバー1(10)は、論理和回路OR2からのHighレベルの信号を入力したときに、チャージポンプ回路12から供給された電力をメインスイッチングトランジスタTr1に供給して、メインスイッチングトランジスタTr1をオン状態にする。

【0108】また、ドライバー1(10)は、論理和回路OR2からのLowレベルの信号を入力したときに、メインスイッチングトランジスタTr1に対する電力供給を停止して、メインスイッチングトランジスタTr1をオフ状態にする。

【0109】(ドライバー2(11)) ドライバー2(11)は、論理和回路OR1からの信号に応じて、同期整流用トランジスタTr2のオン状態とオフ状態とを切り換える。

【0110】例えば、ドライバー2(11)は、論理和回路OR1からのHighレベルの信号を入力したときに、チャージポンプ回路12から供給された電力を同期整流用トランジスタTr2に供給して、同期整流用トランジスタTr2をオン状態にする。

【0111】また、ドライバー2(11)は、論理和回路OR1からのLowレベルの信号を入力したときに、同期整流用トランジスタTr2に対する電力供給を停止して、同期整流用トランジスタTr2をオフ状態にす

る。

【0112】（実施の形態1の作用・効果）以下、本実施の形態にかかる直流-直流変換装置（DC-DC CONVERTER）の作用・効果について述べる。

【0113】（1）直流-直流変換装置（DC-DC CONVERTER）が正常に動作している場合

直流-直流変換装置（DC-DC CONVERTER）が正常に動作している場合、すなわち、直流-直流変換装置（DC-DC CONVERTER）の入力電圧  $V_i$  が正常な電圧値を示している場合は、入力電圧  $V_i$  が基準電圧  $e_1$  よりも十分小さくなるので、電圧比較器 IC1 からの信号 OV は、Low レベルを示す信号になる。

【0114】この場合、電圧比較器 IC1 から出力された Low レベルの信号は、制御回路 CTL のフリップフロップ FF のセット端子 S に入力される。そして、フリップフロップ FF は、入力した Low レベルの信号を記憶する。

【0115】フリップフロップ FF が Low レベルの信号を記憶すると、フリップフロップ FF の出力端子 Q は、Low レベルの信号を出力することになる。フリップフロップ FF の出力端子 Q から出力された Low レベルの信号は、制御回路 CTL の論理回路 OR2 と論理回路 OR1 とに入力される。

【0116】また、制御回路 CTL の分割抵抗  $R_2/R_3$  は、信号線 4 を介して、直流-直流変換装置（DC-DC CONVERTER）の出力電圧 FB を入力する。そして、分割抵抗  $R_2/R_3$  は、入力した出力電圧 FB をセンスし、センスした電圧値をエラーアンプ ERA1 に入力する。

【0117】分割抵抗  $R_2/R_3$  からの電圧値を入力したエラーアンプ ERA1 は、分割抵抗  $R_2/R_3$  からの電圧値と外部からの目標電圧  $V_{ref}$  との誤差を増幅して出力する。エラーアンプ ERA1 から出力された誤差は、PWM 比較器 9 に入力される。

【0118】PWM 比較器 9 は、エラーアンプ ERA1 からの誤差を入力する一方で、三角波発振器 8 からの変換用三角波を入力する。そして、PWM 比較器 9 は、エラーアンプ ERA1 からの誤差が三角波発振器 8 からの変換用三角波よりも小さいと、High レベルの信号を出力する。

【0119】また、PWM 比較器 9 は、エラーアンプ ERA1 からの誤差が三角波発振器 8 からの変換用三角波よりも大きいと、Low レベルの信号を出力する。PWM 比較器 9 から出力された信号は、論理回路 OR2 と同期整流制御回路 13 とに入力される。

【0120】PWM 比較器 9 からの信号を入力した同期整流制御回路 13 は、PWM 比較器 9 からの信号が High レベルの信号であるとき Low レベルの信号を出力する。一方、同期整流制御回路 13 は、PWM 比較器 9 からの信号が Low レベルの信号であるとき High レベルの信号を出力する。この同期整流制御回路 13 から

出力された信号は、論理回路 OR1 に入力される。

【0121】このようにして、論理回路 OR2 は、フリップフロップ FF からの Low レベルの信号と、PWM 比較器 9 からの信号（High レベルの信号、もしくは、Low レベルの信号）とを入力することになり、論理回路 OR1 は、フリップフロップ FF からの Low レベルの信号と、同期整流制御回路 13 からの信号（High レベルの信号、もしくは、Low レベルの信号）とを入力することになる。

【0122】論理回路 OR2 は、フリップフロップ FF からの Low レベルの信号を入力しているので、PWM 比較器 9 からの信号をそのまま出力することになる。例えば、論理回路 OR2 は、PWM 比較器 9 からの High レベルの信号を入力すると、High レベルの信号を出力する。また、論理回路 OR2 は、PWM 比較器 9 からの Low レベルの信号を入力すると、Low レベルの信号を出力する。

【0123】論理回路 OR2 から出力された信号は、ドライバー 1 (10) に入力される。論理回路 OR2 からの信号を入力したドライバー 1 (10) は、論理回路 OR2 からの信号が Low レベルの信号であれば、メインスイッチングトランジスタ Tr1 に対する電力供給を停止する。このとき、メインスイッチングトランジスタ Tr1 はオフ状態になり、信号線 14 と信号線 1 との間を切断する。

【0124】また、ドライバー 1 (10) は、論理回路 OR2 からの信号が High レベルの信号であれば、チャージポンプ回路 12 からの電力をメインスイッチングトランジスタ Tr1 に供給する。このとき、メインスイッチングトランジスタ Tr1 はオン状態になり、信号線 14 と信号線 1 との間を接続する。

【0125】フリップフロップ FF からの Low レベルの信号と同期整流制御回路 13 からの信号とを入力した論理回路 OR1 は、同期整流制御回路 13 からの信号（High レベルの信号、もしくは、Low レベルの信号）をそのまま出力することになる。

【0126】論理回路 OR1 から出力された信号は、ドライバー 2 (11) に入力される。論理回路 OR1 からの信号を入力したドライバー 2 (11) は、論理回路 OR1 からの信号が Low レベルの信号であれば、同期整流用トランジスタ Tr2 に対する電力供給を停止する。このとき、同期整流用トランジスタ Tr2 はオフ状態になり、信号線 2 と信号線 26 との間を切断する。

【0127】また、ドライバー 2 (11) は、論理回路 OR1 からの信号が High レベルの信号であれば、チャージポンプ回路 12 からの電力を同期整流用トランジスタ Tr2 に供給する。このとき、同期整流用トランジスタ Tr2 はオン状態になり、信号線 2 と信号線 26 との間を接続する。

【0128】（2）直流-直流変換装置（DC-DC CONVER

TER) の入力電圧が過電圧状態になった場合

直流-直流変換装置 (DC-DC CONVERTER) に入力される電圧が過電圧になった場合、入力電圧  $V_i$  が基準電圧  $e_1$  よりも大きくなるので、電圧比較器 IC1 からの信号 OV は、High レベルを示す信号になる。

【0129】電圧比較器 IC1 から出力された High レベルの信号は、制御回路 CTL のフリップフロップ FF のセット端子 S に入力される。このとき、フリップフロップ FF は、セット端子 S に入力された High レベルの信号を記憶する。そして、フリップフロップ FF は、記憶した High レベルの信号を出力端子 Q から出力する。

【0130】フリップフロップ FF から出力された High レベルの信号は、制御回路 CTL の論理和回路 OR2 と論理和回路 OR1 とに入力される。また、制御回路 CTL の分割抵抗  $R_2/R_3$  は、信号線 4 を介して、直流-直流変換装置 (DC-DC CONVERTER) の出力電圧 FB を入力する。そして、分割抵抗  $R_2/R_3$  は、入力した出力電圧 FB をセンスし、センスした電圧値をエラーアンプ ERA1 に入力する。

【0131】分割抵抗  $R_2/R_3$  からの電圧値を入力したエラーアンプ ERA1 は、分割抵抗  $R_2/R_3$  からの電圧値と外部からの目標電圧  $V_{ref}$  との誤差を増幅して出力する。エラーアンプ ERA1 から出力された誤差は、PWM 比較器 9 に入力される。

【0132】PWM 比較器 9 は、エラーアンプ ERA1 からの誤差を入力する一方で、三角波発振器 8 からの変換用三角波を入力する。そして、PWM 比較器 9 は、エラーアンプ ERA1 からの誤差が三角波発振器 8 からの変換用三角波よりも小さいと、High レベルの信号を出力する。

【0133】また、PWM 比較器 9 は、エラーアンプ ERA1 からの誤差が三角波発振器 8 からの変換用三角波よりも大きいと、Low レベルの信号を出力する。PWM 比較器 9 から出力された信号は、論理和回路 OR2 と同期整流制御回路 13 とに入力される。

【0134】PWM 比較器 9 からの信号を入力した同期整流制御回路 13 は、PWM 比較器 9 からの信号が High レベルの信号であるとき Low レベルの信号を出力する。一方、PWM 比較器 9 からの信号が Low レベルの信号であるとき、同期整流制御回路 13 は、High レベルの信号を出力する。この同期整流制御回路 13 から出力された信号は、論理和回路 OR1 に入力される。

【0135】このようにして、論理和回路 OR2 は、フリップフロップ FF からの High レベルの信号と PWM 比較器 9 からの信号 (High レベルの信号、もしくは、Low レベルの信号) とを入力することになる。また、論理和回路 OR1 は、フリップフロップ FF からの High レベルの信号と、同期整流制御回路 13 からの信号 (High レベルの信号、もしくは、Low レベル

の信号) とを入力することになる。

【0136】この場合、論理和回路 OR2 は、フリップフロップ FF からの High レベルの信号を入力しているので、PWM 比較器 9 からの信号に関係なく High レベルの信号を出力する。

【0137】論理和回路 OR2 から出力された High レベルの信号は、ドライバ 1 (10) に入力される。論理和回路 OR2 からの High レベルの信号を入力したドライバ 1 (10) は、チャージポンプ回路 12 からの電力をメインスイッチングトランジスタ Tr1 に供給する。このとき、メインスイッチングトランジスタ Tr1 はオン状態になり、信号線 14 と信号線 1 との間を接続する。

【0138】また、論理和回路 OR1 は、フリップフロップ FF からの High レベルの信号を入力しているので、同期整流制御回路 13 からの信号 (High レベルの信号、もしくは、Low レベルの信号) に関係なく High レベルの信号を出力することになる。

【0139】論理和回路 OR1 から出力された High レベルの信号は、ドライバ 2 (11) に入力される。論理和回路 OR1 からの High レベルの信号を入力したドライバ 2 (11) は、チャージポンプ回路 12 からの電力を同期整流用トランジスタ Tr2 に供給する。このとき、同期整流用トランジスタ Tr2 はオン状態になり、信号線 2 と信号線 26 との間を接続する。

【0140】メインスイッチングトランジスタ Tr1 と同期整流用トランジスタ Tr2 とがオン状態になると、電池からの電流は、フューズ F1、信号線 14、メインスイッチングトランジスタ Tr1、信号線 1、信号線 2、同期整流用トランジスタ Tr2、及び、信号線 26 を通ってグラウンドに流れる。このとき、過大な電流がフューズ F1 を流れることになり、フューズ F1 が溶断される。

【0141】従って、フューズ F1 が溶断されることにより、直流-直流変換装置 (DC-DC CONVERTER) の構成要素、特に、直流-直流変換装置 (DC-DC CONVERTER) の入力部に設けられたコンデンサ C3 に過大な電圧が印加されることを防止することができ、コンデンサ C3 の焼損を防止することができる。

【0142】また、本実施の形態にかかる直流-直流変換装置 (DC-DC CONVERTER) は、制御回路 CTL の電源がメインスイッチングトランジスタ Tr1 及び同期整流用トランジスタ Tr2 の駆動電力を発生できなくなった場合に、コンデンサ C2 に蓄積された電力によってメインスイッチングトランジスタ Tr1 と同期整流用トランジスタ Tr2 とを駆動する。これにより、直流-直流変換装置 (DC-DC CONVERTER) は、フューズ F1 が溶断するまでの間、メインスイッチングトランジスタ Tr1 及び同期整流用トランジスタ Tr2 の動作を保証することができる。

【0143】尚、メインスイッチングトランジスタTr1及び同期整流用トランジスタTr2の駆動電源は、コンデンサC2に限定されないことは勿論である。また、本実施の形態にかかる直流-直流変換装置(DC-DC CONVERTER)によれば、コンデンサC3として高耐圧の有機コンデンサを使用する必要がない上、焼損防止用のフューズが不要になり、構成部品数が削減される。

【0144】さらに、コンデンサC3の焼損防止用のフューズが不要になったことにより、直流-直流変換装置(DC-DC CONVERTER)内の抵抗が減少し、直流-直流変換装置(DC-DC CONVERTER)の変換効率が向上する。

【0145】〈直流-直流変換装置(DC-DC CONVERTER)の他の実施の形態〉実施の形態1にかかる直流-直流変換装置(DC-DC CONVERTER)は、電圧比較器IC1及び電源e1を制御回路CTLとは別に設けているが、図3、4に示すように、制御回路CTL内に電圧比較器IC1及び電源e1を設けるようにしてもよい。

【0146】この場合、信号線17は、制御回路CTLと直接接続されることになる。そして、制御回路CTLにおいて、信号線17を介して入力した電圧Viは、分割抵抗R4/R5に入力される。

【0147】分割抵抗R4/R5は、信号線17を介して入力した電圧Viをセンスする抵抗である。この分割抵抗R4/R5によってセンスされた電圧Viは、電圧比較器IC1の非反転入力端子に入力される。

【0148】また、電圧比較器IC1の反転入力端子は、信号線22を介して電源e1と接続される。さらに、電圧比較器IC1の出力端子は、信号線23を介してフリップフロップFFのセット端子Sに接続される。

【0149】このように制御回路CTLを構成した場合、電池からの電圧Viが過電圧状態になると、この過電圧状態の電圧Viが制御回路CTLの分割抵抗R4/R5に入力される。

【0150】分割抵抗R4/R5は、過電圧状態の電圧Viの電圧値をセンスする。この分割抵抗R4/R5によってセンスされた電圧値は、電圧比較器IC1の非反転入力端子に入力される。

【0151】電圧比較器IC1は、分割抵抗R4/R5からの電圧値から電源e1からの基準電圧を減算する。このとき、分割抵抗R4/R5からの電圧値が基準電圧より大きくなるので、電圧比較器IC1は、Highレベルの信号を出力する。

【0152】この結果、電圧比較器IC1から出力されたHighレベルの信号は、フリップフロップFFのセット端子Sに入力される。このように、電圧比較器IC1と電源e1とを制御回路CTLに内蔵しても、前述の実施の形態1と同様の効果を得ることができる。

【0153】また、図3、4の例では、制御回路CTLは、目標電圧Vrefを発生する電源e2を内蔵している。このように、図3、4に示すような構成を採用すれ

ば、前述の実施の形態1と同様の効果が得られるとともに、直流-直流変換装置(DC-DC CONVERTER)の回路構成を簡略化することができる。

〈実施の形態2〉図5は、本発明の直流-直流変換装置(DC-DC CONVERTER)の第2の実施の形態を示す図である。尚、同図において、前述の実施の形態1と同一の構成要素については同一の名称及び符号を付加している。

【0154】直流-直流変換装置(DC-DC CONVERTER)は、電源としての電池と負荷との間に設けられる。

10 (直流-直流変換装置(DC-DC CONVERTER)の構成)本実施の形態1にかかる直流-直流変換装置(DC-DC CONVERTER)は、制御回路CTL、メインスイッチングトランジスタTr1、同期整流用トランジスタTr2、ダイオードD1、チョークコイルL1、コンデンサC1、電圧比較器IC2、及び、基準電圧e3を発生する電源e3を備えている。

【0155】(直流-直流変換装置(DC-DC CONVERTER)を構成する回路の接続形態)先ず、上記の構成要素の接続形態について述べる。メインスイッチングトランジスタTr1は信号線14を介して電池と接続される。このメインスイッチングトランジスタTr1は、信号線1を介してチョークコイルL1と接続されるとともに、信号線24を介して制御回路CTLと接続される。

【0156】メインスイッチングトランジスタTr1と信号線1を介して接続されたチョークコイルL1は、さらに信号線15を介して抵抗R1と接続される。抵抗R1は、信号線16を介して負荷と接続される。

【0157】また、上記の信号線14の途中には、信号線19が接続される。この信号線19は、制御回路CTLに接続される。また、メインスイッチングトランジスタTr1とチョークコイルL1とを接続する信号線1の途中には、2本の信号線2、3が接続される。

【0158】上記の2本の信号線2、3のうちメインスイッチングトランジスタTr1寄りの信号線2は、同期整流用トランジスタTr2に接続される。この同期整流用トランジスタTr2は、信号線25を介して制御回路CTLと接続されるとともに、信号線26を介してグラウンドに接続される。

【0159】上記の2本の信号線2、3のうちチョークコイルL1寄りの信号線3は、ダイオードD1のカソード端子に接続される。このダイオードD1のアノード端子は、信号線27を介してグラウンドに接続される。

【0160】さらに、チョークコイルL1と抵抗R1とを接続する信号線15の途中には、1本の信号線20が接続される。上記の信号線20は、制御回路CTLと接続されており、抵抗R1に入力される電圧値CSを制御回路CTLに入力するための信号線である。

【0161】また、抵抗R1と負荷とを接続する信号線16の途中には、3本の信号線4、5、21が接続される。上記3本の信号線4、5、21のうち、抵抗R1寄

りの信号線4は、制御回路CTLと接続される。この信号線4は、直流-直流変換装置(DC-DC CONVERTER)から出力される電圧値FBを制御回路CTLにフィードバックするための信号線である。

【0162】上記3本の信号線4、5、21のうち、真ん中の信号線5は、平滑用のコンデンサC1を介してグラウンドに接続される。上記3本の信号線4、5、21のうち、負荷寄りの信号線21は、電圧比較器IC2に接続される。この電圧比較器IC2は、例えば、非反転入力端子と反転入力端子と出力端子とを有する電圧比較器である。この場合、上記の信号線21は、電圧比較器IC2の非反転入力端子に接続される。また、上記の電圧比較器IC2の反転入力端子は、信号線28を介して電源e3に接続される。さらに、上記の電圧比較器IC2の出力端子は、信号線29を介して制御回路CTLに接続される。

【0163】(直流-直流変換装置(DC-DC CONVERTER)を構成する回路の機能)次に、上記の各構成要素の機能について述べる。尚、前述の実施の形態1と同一の構成要素については説明を省略する。

【0164】(抵抗R1)抵抗R1は、直流-直流変換装置(DC-DC CONVERTER)の出力電流値をセンスするセンス抵抗である。

【0165】(電源e3)電源e3は、直流-直流変換装置(DC-DC CONVERTER)から出力される電圧の基準電圧e3を発生する。

【0166】(電圧比較器IC2)電圧比較器IC2は、直流-直流変換装置(DC-DC CONVERTER)の出力電圧を信号線21を介して入力すると同時に、電源e3からの基準電圧e3を入力する。そして、電圧比較器IC2は、直流-直流変換装置(DC-DC CONVERTER)の出力電圧と電源e3からの基準電圧e3とを比較し、比較した結果を示す信号OVを出力する。

【0167】例えば、電圧比較器IC2は、直流-直流変換装置(DC-DC CONVERTER)の出力電圧から基準電圧e3を減算し、その減算結果が「0」以下ならばLowレベルの信号を出力し、減算結果が正の値ならばHighレベルの信号を出力する。

【0168】(制御回路CTL)制御回路CTLには、前述した信号線19、24、25、4、20、29の他に、外部からのオン指令値あるいはオフ指令値と、外部からの目標電圧Vrefとが入力される。外部からの目標電圧Vrefは、直流-直流変換装置(DC-DC CONVERTER)が出力すべき電圧の基準電圧である。

【0169】そして、制御回路CTLは、電圧比較器IC2からの信号OVと、信号線4を介して入力する電圧値FBと、直流-直流変換装置(DC-DC CONVERTER)から出力すべき電圧の目標電圧Vrefとに従って、メインスイッチングトランジスタTr1及び同期整流用トランジスタTr2のオン状態とオフ状態とを切り換える。

【0170】ここで、制御回路CTLの内部構成について述べる。

(制御回路CTLの構成)制御回路CTLは、図6に示すように、パルス幅変調方式(PWM方式)を採用する回路であり、電源7、三角波発振器8、PWM比較器9、チャージポンプ回路12、同期整流制御回路13、フリップフロップFF、ドライバ1(10)、及び、ドライバ2(11)を備えている。さらに、制御回路CTLは、分割抵抗R2/R3、エラーアンプERA1、ERA2、論理積回路AND1、及び、論理和回路OR1を備えている。

【0171】(PWM比較器9)PWM比較器9は、反転入力端子と非反転入力端子とを有する電圧比較器である。PWM比較器9の反転入力端子は、三角波発振器8から出力された変換用三角波を入力する。また、PWM比較器9の非反転入力端子は、エラーアンプERA1から出力される信号を入力する。

【0172】そして、PWM比較器9は、非反転入力端子に入力された信号と反転入力端子に入力された信号とを比較する。例えば、PWM比較器9は、非反転入力端子に入力された信号から反転入力端子に入力された信号を減算する。そして、PWM比較器9は、減算して得られた値が負の値を示す間(三角波発振器8から出力された信号がエラーアンプERA1から出力された信号よりも大きい間)は、Highレベルの信号を出力する。

【0173】また、PWM比較器9は、減算して得られた値が正の値を示す間(三角波発振器8から出力された信号がエラーアンプERA1から出力された信号よりも小さい間)は、Lowレベルの信号を出力する。

【0174】このPWM比較器9から出力された信号は、論理積回路AND1と同期整流制御回路13とに入力される。

(エラーアンプERA2)エラーアンプERA2は、直流-直流変換装置(DC-DC CONVERTER)の出力電圧FBを信号線4を介して入力すると同時に、抵抗R1に入力される電圧値CSを信号線20を介して入力する。

【0175】このエラーアンプERA2は、直流-直流変換装置(DC-DC CONVERTER)の出力電圧FBと電圧値CSとの電位差を求め、直流-直流変換装置(DC-DC CONVERTER)から出力される電流値を測定する誤差増幅回路である。

【0176】エラーアンプERA2から出力された電圧値は、同期整流制御回路13に入力される。

(同期整流制御回路13)同期整流制御回路13は、PWM比較器9から出力された信号とエラーアンプERA2から出力された信号とを入力する。そして、同期整流制御回路13は、PWM比較器9からの信号とエラーアンプERA2からの信号とに従って同期整流用トランジスタTr2のオン状態とオフ状態とを切り換えることによって、同期整流を行う回路である。



【0177】例えば、同期整流制御回路13は、PWM比較器8からのLowレベルの信号を入力し、且つ、エラーアンプERA2からの信号が一定値以下であるときに限り、Highレベルの信号を出力する。

【0178】この同期整流用制御回路13から出力された信号は、論理和回路OR1に入力される。

(フリップフロップFF) フリップフロップFFは、セット端子とリセット端子との2つの入力端子、及び、非反転出力端子Qと反転出力端子\*Qとの2つの出力端子を有している。

【0179】フリップフロップFFのセット端子Sは、電圧比較器IC2からの信号OVを入力する。このとき、フリップフロップFFは、セット端子に入力した信号を記憶する。

【0180】フリップフロップFFのリセット端子Rは、外部からのオン指令値もしくはオフ指令値を入力する。リセット端子にオン指令値あるいはオフ指令値が入力されると、フリップフロップFFに記憶されている信号は、Lowレベルの信号にリセットされる。

【0181】フリップフロップFFの非反転出力端子Qは、論理和回路OR1に接続される。この出力端子Qは、フリップフロップFFが記憶している信号をそのまま出力する。

【0182】例えば、直流-直流変換装置(DC-DC CONVERTER)の出力電圧FBが基準電圧e3以下である場合は、フリップフロップFFのセット端子Sは、電圧比較器IC2からの信号OVとしてLowレベルの信号を入力する。この場合、フリップフロップFFがセット端子Sに入力されたLowレベルの信号を記憶することになり、非反転出力端子Qは、フリップフロップFFが記憶しているLowレベルの信号を出力することになる。

【0183】また、直流-直流変換装置(DC-DC CONVERTER)の出力電圧FBが基準電圧e3を超えた場合(出力電圧FBが過電圧になった場合)は、フリップフロップFFのセット端子Sは、電圧比較器IC2からの信号OVとしてHighレベルの信号を入力する。この場合、フリップフロップFFがセット端子Sに入力されたHighレベルの信号を記憶することになり、非反転出力端子Qは、フリップフロップFFが記憶しているHighレベルの信号を出力することになる。

【0184】フリップフロップFFの反転出力端子\*Qは、論理積回路AND1に接続される。この反転出力端子\*Qは、フリップフロップFFが記憶している信号値を反転した値、つまりLowレベルとHighレベルとを反転した信号を出力する。

【0185】例えば、反転出力端子\*Qは、フリップフロップFFが記憶している信号OVがLowレベルの信号ならば(直流-直流変換装置(DC-DC CONVERTER)の出力電圧FBが基準電圧e3以下ならば)、Highレベルの信号を出力することになる。また、反転出力端子

\*Qは、フリップフロップFFが記憶している信号OVがHighレベルの信号ならば(直流-直流変換装置(DC-DC CONVERTER)の出力電圧FBが基準電圧e3を超えているならば)、Lowレベルの信号を出力することになる。

【0186】(論理積回路AND1) 論理積回路AND1は、PWM比較器9から出力される信号とフリップフロップFFの反転出力端子\*Qから出力される信号とを入力する。この論理積回路AND1は、PWM比較器9からの信号とフリップフロップFFからの信号との論理積を演算し、その演算結果を示す信号を出力する。論理積回路AND1から出力された信号は、ドライバ1(10)に入力される。

【0187】例えば、直流-直流変換装置(DC-DC CONVERTER)の出力電圧FBが基準電圧e3以下の場合は、論理積回路AND1は、フリップフロップFFの反転出力端子\*QからのHighレベルの信号を入力することになる。この場合、論理積回路AND1は、PWM比較器9からの信号をそのまま出力することになる。この結果、出力電圧FBが基準電圧e3以下の場合は、ドライバ1(10)は、PWM比較器9からの信号に従って動作することになる。

【0188】また、直流-直流変換装置(DC-DC CONVERTER)の出力電圧FBが基準電圧e3より大きくなった場合(出力電圧FBが過電圧になった場合)は、論理積回路AND1は、フリップフロップFFの反転出力端子\*QからのLowレベルの信号を入力することになる。この場合、論理積回路AND1は、PWM比較器9からの信号に関わらず、Lowレベルの信号を出力することになる。この結果、出力電圧FBが過電圧になった場合は、ドライバ1(10)は、PWM比較器9からの信号に関わらず、フリップフロップFFからのLowレベルの信号に従って動作することになる。

【0189】(論理和回路OR1) 論理和回路OR1は、同期整流制御回路13から出力される信号と、フリップフロップFFの非反転出力端子Qから出力される信号とを入力する。この論理和回路OR1は、同期整流制御回路13からの信号とフリップフロップFFからの信号との論理和を演算し、その演算結果を示す信号を出力する。論理和回路OR1から出力された信号は、ドライバ2(11)に入力される。

【0190】例えば、直流-直流変換装置(DC-DC CONVERTER)の出力電圧FBが基準電圧e3以下の場合は、論理和回路OR1は、フリップフロップFFの非反転出力端子QからのLowレベルの信号を入力することになる。この場合、論理和回路OR1は、同期整流制御回路13からの信号をそのまま出力することになる。この結果、出力電圧FBが基準電圧e3以下の場合は、ドライバ2(11)は、同期整流制御回路13からの信号に従って動作することになる。



【0191】また、直流-直流変換装置(DC-DC CONVERTER)の出力電圧FBが基準電圧 $e_3$ より大きくなった場合(出力電圧FBが過電圧になった場合)は、論理和回路OR1は、フリップフロップFFの非反転出力端子QからのHighレベルの信号を入力することになる。この場合、論理和回路OR1は、同期整流制御回路13からの信号に関わらず、Highレベルの信号を出力することになる。この結果、出力電圧FBが過電圧になった場合は、ドライバー2(11)は、同期整流制御回路13からの信号に関わらず、フリップフロップFFからのHighレベルの信号に従って動作することになる。

【0192】(ドライバー1(10))ドライバー1(10)は、論理積回路AND1からの信号に応じて、メインスイッチングトランジスタTr1のオン状態とオフ状態とを切り換える。

【0193】例えば、ドライバー1(10)は、論理積回路AND1からのHighレベルの信号を入力したときに、チャージポンプ回路12から供給された電力をメインスイッチングトランジスタTr1に供給して、メインスイッチングトランジスタTr1をオン状態にする。

【0194】また、ドライバー1(10)は、論理積回路AND1からのLowレベルの信号を入力したときに、メインスイッチングトランジスタTr1に対する電力供給を停止して、メインスイッチングトランジスタTr1をオフ状態にする。

【0195】(実施の形態2の作用・効果)以下、本実施の形態にかかる直流-直流変換装置(DC-DC CONVERTER)の作用・効果について述べる。

【0196】(1)直流-直流変換装置(DC-DC CONVERTER)が正常に動作している場合

直流-直流変換装置(DC-DC CONVERTER)が正常に動作している場合、すなわち、直流-直流変換装置(DC-DC CONVERTER)の出力電圧FBが正常な電圧値を示している場合は、出力電圧FBが基準電圧 $e_3$ よりも十分小さくなるので、電圧比較器IC2は、Lowレベルの信号を出力することになる。

【0197】電圧比較器IC2から出力されたLowレベルの信号は、制御回路CTLのフリップフロップFFのセット端子Sに入力される。そして、フリップフロップFFは、入力したLowレベルの信号を記憶する。このとき、フリップフロップFFの非反転出力端子Qは、フリップフロップFFに記憶されているLowレベルの信号を出力する。また、フリップフロップFFの反転出力端子\*Qは、Highレベルの信号を出力する。

【0198】フリップフロップFFの非反転出力端子Qから出力されたLowレベルの信号は、論理和回路OR1に入力される。この場合、論理和回路OR1は、同期整流制御回路13からの信号(Lowレベルの信号、もしくは、Highレベルの信号)をそのまま出力する。論理和回路OR1から出力された信号は、ドライバー2

(11)に入力される。

【0199】ドライバー2(11)は、論理和回路OR1からの信号、すなわち、同期整流制御回路13からの信号に従って同期整流用トランジスタTr2のオン状態とオフ状態とを切り換える。この結果、ドライバー2(11)は、メインスイッチングトランジスタTr1がオフ状態にあり、且つ、ダイオードD1がチョークコイルL1に蓄積されたエネルギーを出力側へ放出している期間、同期整流用トランジスタTr2をオン状態にすることができる。

【0200】また、フリップフロップFFの反転出力端子\*Qから出力されたHighレベルの信号は、論理積回路AND1に入力される。この場合、論理積回路AND1は、PWM比較器9からの信号(Lowレベルの信号、もしくは、Highレベルの信号)をそのまま出力する。この論理積回路AND1から出力された信号は、ドライバー1(10)に入力される。

【0201】ドライバー1(10)は、論理積回路AND1からの信号、すなわち、PWM比較器9からの信号に従ってメインスイッチングトランジスタTr1のオン状態とオフ状態とを切り換える。この結果、ドライバー1(10)は、三角波発振器8からの三角波がエラーアンプERA1からの電圧値よりも高いときにはメインスイッチングトランジスタTr1をオン状態にし、三角波発振器8からの三角波がエラーアンプERA1からの電圧値よりも低いときにはメインスイッチングトランジスタTr1をオフ状態にすることができる。

【0202】(2)信号線4が断線状態になった場合  
信号線4が断線状態になると、制御回路CTLは、直流-直流変換装置(DC-DC CONVERTER)の出力電圧FBを入力することができなくなる。このとき、制御回路CTLの分割抵抗 $R_2/R_3$ には、電圧が印加されなくなる。この結果、分割抵抗 $R_2/R_3$ から出力される信号の値は目標電圧 $V_{ref}$ よりも小さくなる。

【0203】分割抵抗 $R_2/R_3$ から出力される信号値が目標電圧 $V_{ref}$ よりも小さくなると、エラーアンプERA1は、負の値を示す信号値を出力する。このとき、エラーアンプERA1から出力される値は、三角波発振器8から発振された三角波よりも小さくなる。

【0204】エラーアンプERA1からの信号値が三角波発振器8からの三角波よりも小さくなると、PWM比較器9は、Highレベルの信号を出力する。PWM比較器9から出力されたHighレベルの信号は、論理積回路AND1に入力される。一方、直流-直流変換装置(DC-DC CONVERTER)の出力電圧は、電源 $e_3$ の基準電圧 $e_3$ よりも十分小さいので、電圧比較器IC2は、Lowレベルの信号を出力する。

【0205】電圧比較器IC2から出力されたLowレベルの信号は、制御回路CTLのフリップフロップFFのセット端子Sに入力される。このとき、電圧比較器I

C2の反転出力端子\*Qは、Highレベルの信号を出力する。フリップフロップFFの反転出力端子\*Qから出力されたHighレベルの信号は、論理積回路AND1に入力される。

【0206】このようにして、論理積回路AND1は、PWM比較器9からのHighレベルの信号とフリップフロップFFからのHighレベルの信号とを入力することになる。このとき、論理積回路AND1は、Highレベルの信号を出力する。論理積回路AND1から出力されたHighレベルの信号は、ドライブ1(10)に入力される。

【0207】Highレベルの信号を入力したドライブ1(10)は、チャージポンプ回路12からの駆動電力をメインスイッチングトランジスタTr1に供給して、メインスイッチングトランジスタTr1をオン状態にする。

【0208】ところで、信号線4が断線状態になっているため、制御回路CTLは、直流-直流変換装置(DC-DC CONVERTER)の出力電圧FBを認識することができないまま、上記したような出力電圧FBを増加させる制御を続けることになる。この結果、直流-直流変換装置(DC-DC CONVERTER)の実際の出力電圧が大きくなっていき、過電圧状態が発生する虞がある。

【0209】直流-直流変換装置(DC-DC CONVERTER)の出力電圧が過電圧状態に陥ると、出力電圧が基準電圧e3よりも大きくなるため、電圧比較器IC2は、Highレベルの信号を出力することになる。電圧比較器IC2から出力されたHighレベルの信号は、制御回路CTLのフリップフロップFFのセット端子Sに入力される。

【0210】フリップフロップFFは、セット端子Sに入力されたHighレベルの信号を記憶する。このとき、フリップフロップFFの非反転出力端子Qは、Highレベルの信号を出力し、反転出力端子\*Qは、Lowレベルの信号を出力する。

【0211】フリップフロップFFの非反転出力端子Qから出力されたHighレベルの信号は、論理和回路OR1に入力される。このとき、論理和回路OR1は、同期整流制御回路13からの信号にかかわらずHighレベルの信号を出力することになる。論理和回路OR1から出力されたHighレベルの信号は、ドライブ2(11)に入力される。

【0212】Highレベルの信号を入力したドライブ2(11)は、チャージポンプ回路13からの駆動電力を同期整流用トランジスタTr2に供給して、同期整流用トランジスタTr2をオン状態にする。

【0213】また、フリップフロップFFの反転出力端子\*Qから出力されたLowレベルの信号は、論理積回路AND1に入力される。このとき、論理積回路AND1は、PWM比較器9からの信号にかかわらずLowレ

ベルの信号を出力することになる。この論理積回路AND1から出力されたLowレベルの信号は、ドライブ1(10)に入力される。

【0214】Lowレベルの信号を入力したドライブ1(10)は、メインスイッチングトランジスタTr1に対する電力供給を停止して、メインスイッチングトランジスタTr1をオフ状態にする。

【0215】このように、直流-直流変換装置(DC-DC CONVERTER)の出力電圧が過電圧状態になると、メインスイッチングトランジスタTr1が強制的にオフ状態になると同時に、同期整流用トランジスタTr2が強制的にオン状態になる。

【0216】この結果、信号線26、同期整流用トランジスタTr2、信号線2、信号線1、チョークコイルL1、信号線15、抵抗R1、及び、信号線16が接続されることになり、直流-直流変換装置(DC-DC CONVERTER)の出力電圧は、信号線26に接続されたグラウンドの電圧(0V)にクランプされる。

【0217】従って、直流-直流変換装置(DC-DC CONVERTER)の負荷に過電圧が印加されることを防止することができる。また、本実施の形態にかかる直流-直流変換装置(DC-DC CONVERTER)によれば、平滑用のコンデンサC1として高耐圧の有機コンデンサを使用する必要がない上、焼損防止用のフューズが不要になり、構成部品数が削減される。

【0218】さらに、コンデンサC1の焼損防止用のフューズが不要になったことにより、直流-直流変換装置(DC-DC CONVERTER)内の抵抗が減少し、直流-直流変換装置(DC-DC CONVERTER)の変換効率が向上する。

【0219】(3)メインスイッチングトランジスタTr1が短絡故障を発生した場合

メインスイッチングトランジスタTr1が短絡故障を起こした場合、信号線14と信号線1とが接続した状態になるため、直流-直流変換装置(DC-DC CONVERTER)の出力電圧が過電圧状態に陥る虞がある。

【0220】メインスイッチングトランジスタTr1の短絡故障によって出力電圧が過電圧状態に陥ると、出力電圧が基準電圧e3より大きくなるため、電圧比較器IC2がHighレベルの信号を出力することになる。

【0221】このとき、制御回路CTLは、前述の(2)で説明したように、同期整流用トランジスタTr2を強制的にオン状態にし、直流-直流変換装置(DC-DC CONVERTER)の出力電圧をグラウンドレベルにクランプする。これにより、直流-直流変換装置(DC-DC CONVERTER)の負荷に過電圧が印加されることを防止することができる。

【0222】さらに、前述の実施の形態1に示のように、信号線14の途中にフューズを設けておけば、直流-直流変換装置(DC-DC CONVERTER)に印加された電圧は、フューズ、信号線14、メインスイッチングトラン

ジスタTr1、信号線1、信号線2、及び、同期整流用トランジスタTr2を介して短絡される。このとき、フューズは、短絡電流によって溶断される。

【0223】この結果、直流-直流変換装置(DC-DC CONVERTER)に印加される電圧が極短時間のうちに遮断されることになり、直流-直流変換装置(DC-DC CONVERTER)の負荷に過電圧が印加されることを早期に防止することができる。

【0224】従って、本実施の形態にかかる直流-直流変換装置(DC-DC CONVERTER)によれば、過電圧状態が発生したときに、直流-直流変換装置(DC-DC CONVERTER)の回路、及び、負荷を確実に保護することができる。

【0225】また、本実施の形態にかかる直流-直流変換装置(DC-DC CONVERTER)によれば、平滑用のコンデンサC1として高耐圧の有機コンデンサを使用する必要がない上、焼損防止用のフューズが不要になり、構成部品数が削減される。

【0226】さらに、平滑用のコンデンサC1の焼損防止用のフューズが不要になったことにより、直流-直流変換装置(DC-DC CONVERTER)内の抵抗が減少し、直流-直流変換装置(DC-DC CONVERTER)の変換効率が向上する。

【0227】〈直流-直流変換装置(DC-DC CONVERTER)の他の実施の形態〉本実施の形態にかかる直流-直流変換装置(DC-DC CONVERTER)は、制御回路CTLとは別に電圧比較器IC2及び電源e3を備えているが、これら電圧比較器IC2及び電源e3を図7、8に示すように制御回路CTL内に内蔵するようにしてもよい。

【0228】この場合、信号線21は、図7に示すように、制御回路CTLと直接接続される。さらに、制御回路CTLは、図8に示すように、信号線21に接続される分割抵抗R6/R7と、この分割抵抗R6/R7と接続される電圧比較器IC2と、この電圧比較器IC2に接続される電源e3とを備える。

【0229】分割抵抗R6/R7は、信号線21を介して入力した電圧をセンスする抵抗である。この分割抵抗R6/R7によってセンスされた電圧は、電圧比較器IC2の非反転入力端子に入力される。

【0230】また、電圧比較器IC2の反転入力端子は、信号線28を介して電源e3と接続される。さらに、電圧比較器IC2の出力端子は、信号線29を介してフリップフロップFFのセット端子Sに接続される。

【0231】このように制御回路CTLを構成した場合、直流-直流変換装置(DC-DC CONVERTER)の出力電圧が過電圧状態になると、過電圧状態の出力電圧が制御回路CTLの分割抵抗R6/R7に入力される。

【0232】分割抵抗R6/R7は、過電圧状態の出力電圧値をセンスする。この分割抵抗R6/R7によってセンスされた電圧値は、電圧比較器IC2の非反転入力

端子に入力される。

【0233】電圧比較器IC2は、分割抵抗R6/R7からの電圧値から電源e3からの基準電圧e3を減算する。このとき、分割抵抗R6/R7からの電圧値が基準電圧e3より大きくなるので、電圧比較器IC2は、Highレベルの信号を出力する。

【0234】電圧比較器IC2から出力されたHighレベルの信号は、フリップフロップFFのセット端子Sに入力される。この結果、制御回路CTLは、前述の実施の形態と同様の制御を行うことができる。

【0235】従って、電圧比較器IC2と電源e3とを制御回路CTL内に蔵しても、前述の実施の形態2と同様の効果を得ることができる。

〈実施の形態3〉図9は、本発明にかかる直流-直流変換装置(DC-DC CONVERTER)の第3の実施の形態を示す図である。尚、同図において、前述の実施の形態1及び実施の形態2と同一の構成要素には同一の名称及び符号を付している。

【0236】(直流-直流変換装置(DC-DC CONVERTER)の構成)直流-直流変換装置(DC-DC CONVERTER)は、フューズF1、電圧比較器IC1、電源e1、コンデンサC3、コンデンサC2、論理回路OR3、制御回路CTL、メインスイッチングトランジスタTr1、同期整流用トランジスタTr2、ダイオードD1、チョークコイルL1、抵抗R1、コンデンサC1、電圧比較器IC2、及び、電源e3を備えている。

【0237】(直流-直流変換装置(DC-DC CONVERTER)を構成する回路の接続形態)ここで、上記の構成要素の接続形態について述べる。フューズF1は、電池とメインスイッチングトランジスタTr1とを接続する信号線14の途中に設けられる。

【0238】信号線14を介して電池と接続されたメインスイッチングトランジスタTr1は、信号線1を介してチョークコイルL1と接続されると同時に、信号線24を介して制御回路CTLと接続される。

【0239】メインスイッチングトランジスタTr1と信号線1を介して接続されたチョークコイルL1は、さらに信号線15を介して抵抗R1と接続される。チョークコイルL1と信号線15を介して接続された抵抗R1は、信号線16を介して負荷と接続される。

【0240】また、上記のフューズF1とメインスイッチングトランジスタTr1とを接続する信号線14の途中には、4本の信号線31、17、18、19が接続される。

【0241】上記の4本の信号線31、17、18、19のうちのフューズF1寄りの信号線31は、コンデンサC3を介してグランドに接続される。上記の4本の信号線31、17、18、19のうちの信号線17は、電圧比較器IC1に接続される。この電圧比較器IC1は、例えば、非反転入力端子、反転入力端子、及び、出

力端子を有する。この場合、上記の信号線17は、電圧比較器IC1の非反転入力端子に接続される。また、電圧比較器IC1の反転入力端子は、信号線22を介して電源e1と接続される。さらに、電圧比較器IC1の出力端子は、信号線23を介して論理和回路OR3と接続される。

【0242】上記の4本の信号線31、17、18、19のうちの信号線18は、制御回路CTLに接続される。この信号線18の途中には、信号線18aが接続されている。この信号線18aは、コンデンサC2を介してグランドに接続される。

【0243】上記の4本の信号線31、17、18、19のうちのメインスイッチングトランジスタTr1寄りの信号線19は、制御回路CTLに接続される。また、メインスイッチングトランジスタTr1とチョークコイルL1とを接続する信号線1の途中には、2本の信号線2、3が接続される。

【0244】上記の2本の信号線2、3のうちメインスイッチングトランジスタTr1寄りの信号線2は、同期整流用トランジスタTr2に接続される。この同期整流用トランジスタTr2は、信号線25を介して制御回路CTLと接続されると同時に、信号線26を介してグランドに接続される。

【0245】上記の2本の信号線2、3のうちチョークコイルL1寄りの信号線3は、ダイオードD1のカソード端子に接続される。このダイオードD1のアノード端子は、信号線27を介してグランドに接続される。

【0246】さらに、チョークコイルL1と抵抗R1とを接続する信号線15の途中には、1本の信号線20が接続される。上記の信号線20は、制御回路CTLと接続されており、直流-直流変換装置(DC-DC CONVERTER)から出力される電圧値CSを制御回路CTLに入力するための信号線である。

【0247】また、抵抗R1と負荷とを接続する信号線16の途中には、3本の信号線4、5、21が接続される。上記3本の信号線4、5、21のうち、抵抗R1寄りの信号線4は、制御回路CTLと接続される。この信号線4は、直流-直流変換装置(DC-DC CONVERTER)から出力される電圧値FBを制御回路CTLにフィードバックするための信号線である。

【0248】上記3本の信号線4、5、21のうち、真ん中の信号線5は、平滑用のコンデンサC1を介してグランドに接続される。上記3本の信号線4、5、21のうち、負荷寄りの信号線21は、電圧比較器IC2に接続される。この電圧比較器IC2は、例えば、非反転入力端子と反転入力端子と出力端子とを有する電圧比較器である。この場合、上記の信号線21は、電圧比較器IC2の非反転入力端子に接続される。また、上記の電圧比較器IC2の反転入力端子は、信号線28を介して電源e3に接続される。さらに、上記の電圧比較器IC2

の出力端子は、信号線29を介して論理和回路OR3と接続される。

【0249】さらに、論理和回路OR3は、上記したように、電圧比較器IC1と信号線23を介して接続されると同時に、電圧比較器IC2と信号線29を介して接続される。この論理和回路OR3は、2つの入力端子と1つの出力端子とを有する回路である。この場合、上記の2つの入力端子には、上記の信号線23と信号線29とが接続される。また、論理和回路OR3の出力端子は、信号線30を介して制御回路CTLと接続される。

【0250】また、制御回路CTLには、上記したように、信号線30、18、19、24、25、20、4が接続されていると同時に、外部からのオン指令値もしくはオフ指令値と目標電圧Vrefとが入力されるようになっている。

【0251】(直流-直流変換装置(DC-DC CONVERTER)を構成する回路の機能)次に、上記の各構成要素の機能について述べる。尚、前述の実施の形態1及び実施の形態2で説明した構成要素については説明を省略する。

【0252】(論理和回路OR3)論理和回路OR3は、電圧比較器IC1から出力される信号と電圧比較器IC2から出力される信号とを入力する。そして、論理和回路OR3は、電圧比較器IC1と電圧比較器IC2との少なくとも一方からのHighレベルの信号を入力したとき、すなわち、直流-直流変換装置(DC-DC CONVERTER)の入力電圧が基準電圧e1より大きくなったとき、もしくは、直流-直流変換装置(DC-DC CONVERTER)の出力電圧が基準電圧e3より大きくなったときに、過電圧状態が発生したことを示すHighレベルの信号を出力する。

【0253】また、論理和回路OR3は、電圧比較器IC1と電圧比較器IC2との双方の回路からLowレベルの信号を入力したとき、すなわち、直流-直流変換装置(DC-DC CONVERTER)の入力電圧が基準電圧e1以下であり、且つ、直流-直流変換装置(DC-DC CONVERTER)の出力電圧が基準電圧e3以下であるときは、Lowレベルの信号を出力する。

【0254】(実施の形態3の作用・効果)以下、本実施の形態にかかる直流-直流変換装置(DC-DC CONVERTER)の作用・効果について述べる。

【0255】(1)直流-直流変換装置(DC-DC CONVERTER)が正常に動作している場合

直流-直流変換装置(DC-DC CONVERTER)が正常に動作している場合、すなわち、直流-直流変換装置(DC-DC CONVERTER)の入力電圧が基準電圧e1以下であり、且つ、直流-直流変換装置(DC-DC CONVERTER)の出力電圧が基準電圧e3以下である場合は、電圧比較器IC1と電圧比較器IC2とはLowレベルの信号を出力することになる。

【0256】電圧比較器IC1と電圧比較器IC2から出力されたLowレベルの信号は、論理和回路OR3に入力される。この場合、論理和回路OR3は、Lowレベルの信号を出力する。

【0257】論理和回路OR3から出力されたLowレベルの信号は、制御回路CTLのフリップフロップFFのセット端子Sに入力される。そして、フリップフロップFFは、入力したLowレベルの信号を記憶する。このとき、フリップフロップFFの出力端子Qは、フリップフロップFFに記憶されているLowレベルの信号を出力する。

【0258】フリップフロップFFの出力端子Qから出力されたLowレベルの信号は、論理和回路OR1と論理和回路OR2とに入力される。フリップフロップFFからのLowレベルの信号を入力した論理和回路OR1は、同期整流制御回路13からの信号(Lowレベルの信号、もしくは、Highレベルの信号)をそのまま出力する。論理和回路OR1から出力された信号は、ドライバー2(11)に入力される。

【0259】ドライバー2(11)は、論理和回路OR1からの信号、すなわち、同期整流制御回路13からの信号に従って同期整流用トランジスタTr2のオン状態とオフ状態とを切り換える。この結果、ドライバー2

(11)は、メインスイッチングトランジスタTr1がオフ状態にあり、且つ、ダイオードD1がチョークコイルL1に蓄積されたエネルギーを出力側へ放出している期間、同期整流用トランジスタTr2をオン状態にすることができる。

【0260】また、フリップフロップFFからのLowレベルの信号を入力した論理和回路OR2は、PWM比較器9からの信号(Lowレベルの信号、もしくは、Highレベルの信号)をそのまま出力する。論理和回路OR2から出力された信号は、ドライバー1(10)に入力される。

【0261】ドライバー1(10)は、論理和回路OR2からの信号、すなわち、PWM比較器9からの信号に従ってメインスイッチングトランジスタTr1のオン状態とオフ状態とを切り換える。この結果、ドライバー1(10)は、三角波発振器8からの三角波がエラーアンプERA1からの電圧値よりも高いときに、メインスイッチングトランジスタTr1をオン状態にし、三角波発振器8からの三角波がエラーアンプERA1からの電圧値よりも低いときにメインスイッチングトランジスタTr1をオフ状態にすることができる。

【0262】(2) 直流-直流変換装置(DC-DC CONVERTER)の入力電圧が過電圧状態に成った場合  
直流-直流変換装置(DC-DC CONVERTER)に入力される電圧が過電圧になった場合、入力電圧が基準電圧e1よりも大きくなるので、電圧比較器IC1から出力される信号は、Highレベルを示す信号になる。電圧比較器

IC1から出力されたHighレベルの信号は、論理和回路OR3に入力される。

【0263】一方、直流-直流変換装置(DC-DC CONVERTER)の出力電圧は、基準電圧e3よりも小さいので、電圧比較器IC2から出力される信号は、Lowレベルの信号になる。この電圧比較器IC2から出力されたLowレベルの信号は、論理和回路OR3に入力される。

【0264】このように、論理和回路OR3は、電圧比較器IC1からのHighレベルの信号と、電圧比較器IC2からのLowレベルの信号とを入力することになる。このとき、論理和回路OR3から出力される信号OVは、Highレベルの信号になる。論理和回路OR3から出力されたHighレベルの信号は、制御回路CTLのフリップフロップFFに入力される。

【0265】論理和回路OR3からのHighレベルの信号を入力したフリップフロップFFは、入力したHighレベルの信号を記憶することになる。そして、フリップフロップFFの出力端子Qは、フリップフロップFFに記憶されているHighレベルの信号を出力する。

【0266】フリップフロップFFの出力端子Qから出力されたHighレベルの信号は、論理和回路OR1及び論理和回路OR2に入力される。フリップフロップFFからのHighレベルの信号を入力した論理和回路OR1は、同期整流制御回路13からの信号にかかわらず、Highレベルの信号を出力する。論理和回路OR1からのHighレベルの信号を入力したドライバー2(11)は、チャージポンプ回路12からの電力を同期整流用トランジスタTr2に供給する。このとき、同期整流用トランジスタTr2は、オン状態になり、信号線2と信号線26との間を接続する。

【0267】また、フリップフロップFFからのHighレベルの信号を入力した論理和回路OR2は、PWM比較器9からの信号に関係なくHighレベルの信号を出力する。

【0268】論理和回路OR2から出力されたHighレベルの信号は、ドライバー1(10)に入力される。論理和回路OR2からのHighレベルの信号を入力したドライバー1(10)は、チャージポンプ回路12からの電力をメインスイッチングトランジスタTr1に供給する。このとき、メインスイッチングトランジスタTr1はオン状態になり、信号線14と信号線1との間を接続する。

【0269】この結果、直流-直流変換装置(DC-DC CONVERTER)に入力される電圧は、フューズF1、信号線14、メインスイッチングトランジスタTr1、信号線1、信号線2、同期整流用トランジスタTr2、及び、信号線26を通してグラウンドに印加される。このとき、過大な電流がフューズF1を流れることになり、フューズF1が溶断される。

【0270】従って、フューズF1が溶断されることに

より、直流-直流変換装置 (DC-DC CONVERTER) の構成要素、特に、直流-直流変換装置 (DC-DC CONVERTER) の入力部に設けられたコンデンサC3に過大な電圧が印加されることを防止することができ、コンデンサC3の焼損を防止することができる。

【0271】また、本実施の形態にかかる直流-直流変換装置 (DC-DC CONVERTER) によれば、コンデンサC3として高耐圧の有機コンデンサを使用する必要がない上、焼損防止用のフューズが不要になり、構成部品数が削減される。

【0272】さらに、コンデンサC3の焼損防止用のフューズが不要になったことにより、直流-直流変換装置 (DC-DC CONVERTER) 内の抵抗が減少し、直流-直流変換装置 (DC-DC CONVERTER) の変換効率が向上する。

【0273】(3) 直流-直流変換装置 (DC-DC CONVERTER) の出力電圧が過電圧状態になった場合

直流-直流変換装置 (DC-DC CONVERTER) の出力電圧が過電圧状態になった場合、出力電圧が基準電圧e3よりも大きくなるので、電圧比較器IC2は、Highレベルの信号を出力することになる。電圧比較器IC2から出力されたHighレベルの信号は、信号線29を介して論理和回路OR3に入力される。

【0274】一方、直流-直流変換装置 (DC-DC CONVERTER) の入力電圧は、基準電圧e1より小さいので、電圧比較器IC1は、Lowレベルの信号を出力することになる。電圧比較器IC1から出力されたLowレベルの信号は、信号線23を介して論理和回路OR3に入力される。

【0275】電圧比較器IC1からのLowレベルの信号と電圧比較器IC3からのHighレベルの信号とを入力した論理和回路OR3は、Highレベルの信号を出力する。この論理和回路OR3から出力されたHighレベルの信号は、制御回路CTLに入力される。

【0276】このとき、制御回路CTLは、前述の(1)で説明したように、メインスイッチングトランジスタTr1と同期整流用トランジスタTr2とを強制的にオン状態にし、直流-直流変換装置 (DC-DC CONVERTER) の入力電圧を、フューズF1、信号線14、メインスイッチングトランジスタTr1、信号線1、信号線2、同期整流用トランジスタTr2、及び、信号線26を介してグランドへ導通する。このとき、過大な電流がフューズF1を流れることになり、フューズF1が溶断される。

【0277】この結果、直流-直流変換装置 (DC-DC CONVERTER) に入力される電圧が遮断されることになり、直流-直流変換装置 (DC-DC CONVERTER) の負荷に過電圧が印加されることを防止することができる。

【0278】従って、本実施の形態にかかる直流-直流変換装置 (DC-DC CONVERTER) によれば、直流-直流変換装置 (DC-DC CONVERTER) の出力電圧が過電圧状態に

なった場合に、直流-直流変換装置 (DC-DC CONVERTER) の回路、及び、負荷を確実に保護することができる。

【0279】また、本実施の形態にかかる直流-直流変換装置 (DC-DC CONVERTER) によれば、平滑用のコンデンサC1として高耐圧の有機コンデンサを使用する必要がない上、焼損防止用のフューズが不要になり、構成部品数が削減される。

【0280】さらに、平滑用のコンデンサC1の焼損防止用のフューズが不要になったことにより、直流-直流変換装置 (DC-DC CONVERTER) 内の抵抗が減少し、直流-直流変換装置 (DC-DC CONVERTER) の変換効率が向上する。

〈実施の形態4〉図10は、本発明にかかる直流-直流変換装置 (DC-DC CONVERTER) の第4の実施の形態を示す図である。尚、同図において、前述の実施の形態3と同一の構成要素には同一の名称及び符号を付している。

【0281】(直流-直流変換装置 (DC-DC CONVERTER) の構成) 直流-直流変換装置 (DC-DC CONVERTER) は、フューズF1、電圧比較器IC1、電源e1、コンデンサC3、コンデンサC2、制御回路CTL、メインスイッチングトランジスタTr1、同期整流用トランジスタTr2、ダイオードD1、チョークコイルL1、抵抗R1、コンデンサC1、電圧比較器IC2、及び、電源e3を備えている。

【0282】(直流-直流変換装置 (DC-DC CONVERTER) を構成する回路の接続形態) ここで、上記の構成要素の接続形態について述べる。尚、ここでは、前述の実施の形態3と異なる接続形態についてのみ説明する。

【0283】電圧比較器IC1の出力端子は、信号線23を介して制御回路CTLと直接接続される。この場合、電圧比較器IC1から出力される信号OV1は、信号線23を介して制御回路CTLに入力される。

【0284】また、電圧比較器IC2の出力端子は、信号線29を介して制御回路CTLと直接接続される。この場合、電圧比較器IC2から出力される信号OV2は、信号線29を介して制御回路CTLに入力される。

【0285】その他の接続形態は、前述の実施の形態3と同一である。

(直流-直流変換装置 (DC-DC CONVERTER) を構成する回路の機能) 次に、上記の各構成要素の機能について述べる。尚、前述の実施の形態3と同一の構成要素については説明を省略する。

【0286】(制御回路CTL) 制御回路CTLは、電圧比較器IC1の出力端子と信号線23を介して接続されており、電圧比較器IC1から出力される信号OV1を入力する。

【0287】また、制御回路CTLは、電圧比較器IC2の出力端子と信号線29を介して接続されており、電圧比較器IC2から出力される信号OV2を入力する。

この場合、制御回路CTLは、電圧比較器IC1からの信号OV1として、直流-直流変換装置(DC-DC CONVERTER)の入力電圧が過電圧状態にあることを示す信号

(Highレベルの信号)を入力すると、メインスイッチングトランジスタTr1及び同期整流用トランジスタTr2を強制的にオン状態にして、フューズF1が溶断されるようにする。

【0288】また、制御回路CTLは、電圧比較器IC2からの信号OV2として、直流-直流変換装置(DC-DC CONVERTER)の出力電圧が過電圧状態にあることを示す信号(Highレベルの信号)を入力すると、メインスイッチングトランジスタTr1を強制的にオフ状態にすると同時に、同期整流用トランジスタTr2を強制的にオン状態にして、直流-直流変換装置(DC-DC CONVERTER)の出力電圧がグラウンドレベルにクランプされるようにする。

【0289】ここで、上記の機能を実現する制御回路CTLの内部構成について述べる。

(制御回路CTLの構成)制御回路CTLは、図11に示すように、電源7、三角波発振器8、PWM比較器9、チャージポンプ回路12、同期整流制御回路13、フリップフロップFF1、フリップフロップFF2、ドライバ1(10)、ドライバ2(11)、分割抵抗R2/R3、エラーアンプERA1、ERA2、論理積回路AND1、論理和回路OR1、論理和回路OR4、及び、論理和回路OR5を備えている

(フリップフロップFF1)フリップフロップFF1は、セット端子Sとリセット端子Rとの2つの入力端子、及び、出力端子Qを有している。

【0290】フリップフロップFF1のセット端子Sは、電圧比較器IC1からの信号OV1を入力する。このセット端子Sに信号OV1が入力されると、フリップフロップFF1は、入力された信号OV1を記憶する。

【0291】また、フリップフロップFF1のリセット端子Rは、外部からのオン指令値もしくはオフ指令値を入力する。このリセット端子Rにオン指令値あるいはオフ指令値が入力されると、フリップフロップFF1は、記憶内容をリセットして、Lowレベルの信号を記憶する。

【0292】さらに、フリップフロップFF1の出力端子Qは、論理和回路OR1、及び、論理和回路OR4と接続される。この出力端子Qは、フリップフロップFF1が記憶している信号を出力する。

【0293】例えば、直流-直流変換装置(DC-DC CONVERTER)の入力電圧が基準電圧e1以下である場合は、フリップフロップFF1のセット端子Sは、電圧比較器IC1からの信号OV1としてLowレベルの信号を入力する。この場合、フリップフロップFF1は、セット端子Sに入力されたLowレベルの信号を記憶することになる。そして、フリップフロップFF1の出力端子Q

は、フリップフロップFF1に記憶されたLowレベルの信号を出力することになる。

【0294】また、直流-直流変換装置(DC-DC CONVERTER)の入力電圧が基準電圧e1を超えた場合(入力電圧が過電圧になった場合)は、フリップフロップFF1のセット端子Sは、電圧比較器IC1からの信号OV1としてHighレベルの信号を入力する。この場合、フリップフロップFF1は、セット端子Sに入力されたHighレベルの信号を記憶することになる。そして、フリップフロップFF1の出力端子Qは、フリップフロップFF1に記憶されたHighレベルの信号を出力することになる。

【0295】(フリップフロップFF2)フリップフロップFF2は、セット端子とリセット端子との2つの入力端子、及び、非反転出力端子Qと反転出力端子\*Qとの2つの出力端子を有している。

【0296】フリップフロップFF2のセット端子Sは、電圧比較器IC2からの信号OV2を入力する。フリップフロップFF2のリセット端子Rは、外部からのオン指令値もしくはオフ指令値を入力する。リセット端子にオン指令値あるいはオフ指令値が入力されると、フリップフロップFF2に記憶されている信号は、Lowレベルの信号にリセットされる。

【0297】フリップフロップFF2の非反転出力端子Qは、論理和回路OR5に接続される。この出力端子Qは、フリップフロップFF2が記憶している信号をそのまま出力する。

【0298】例えば、直流-直流変換装置(DC-DC CONVERTER)の出力電圧が基準電圧e3以下である場合は、フリップフロップFF2のセット端子Sは、電圧比較器IC2からの信号OV2としてLowレベルの信号を入力する。この場合、フリップフロップFF2がセット端子Sに入力されたLowレベルの信号を記憶することになり、非反転出力端子Qは、フリップフロップFF2が記憶しているLowレベルの信号を出力することになる。

【0299】また、直流-直流変換装置(DC-DC CONVERTER)の出力電圧が基準電圧e3を超えた場合(出力電圧が過電圧になった場合)は、フリップフロップFF2のセット端子Sは、電圧比較器IC2からの信号OV2としてHighレベルの信号を入力する。この場合、フリップフロップFF2がセット端子Sに入力されたHighレベルの信号を記憶することになり、非反転出力端子Qは、フリップフロップFF2が記憶しているHighレベルの信号を出力することになる。

【0300】フリップフロップFF2の反転出力端子\*Qは、論理積回路AND1に接続される。この反転出力端子\*Qは、フリップフロップFF2が記憶している信号値を反転した値、つまりLowレベルとHighレベルとを反転した信号を出力する。



【0301】例えば、反転出力端子\*Qは、フリップフロップFF2が記憶している信号OV2がLowレベルの信号ならば（直流-直流変換装置（DC-DC CONVERTER）の出力電圧が基準電圧e3以下ならば）、Highレベルの信号を出力することになる。また、反転出力端子\*Qは、フリップフロップFF2が記憶している信号OV2がHighレベルの信号ならば（直流-直流変換装置（DC-DC CONVERTER）の出力電圧が基準電圧e3を超えているならば）、Lowレベルの信号を出力することになる。

【0302】（論理積回路AND1）論理積回路AND1は、PWM比較器9から出力される信号とフリップフロップFF2の反転出力端子\*Qから出力される信号とを入力する。この論理積回路AND1は、PWM比較器9からの信号とフリップフロップFF2からの信号との論理積を演算し、その演算結果を示す信号を出力する。論理積回路AND1から出力された信号は、論理和回路OR4に入力される。

【0303】例えば、直流-直流変換装置（DC-DC CONVERTER）の出力電圧が基準電圧e3以下の場合、論理積回路AND1は、PWM比較器9からの信号と、フリップフロップFF2の反転出力端子\*QからのHighレベルの信号とを入力する。この場合、論理積回路AND1は、PWM比較器9からの信号をそのまま出力することになる。

【0304】また、直流-直流変換装置（DC-DC CONVERTER）の出力電圧が基準電圧e3より大きくなった場合（出力電圧が過電圧になった場合）は、論理積回路AND1は、PWM比較器9からの信号と、フリップフロップFF2の反転出力端子\*QからのLowレベルの信号とを入力することになる。この場合、論理積回路AND1は、PWM比較器9からの信号に関係なく、Lowレベルの信号を出力する。

【0305】（論理和回路OR4）論理和回路OR4は、論理積回路AND1から出力される信号と、フリップフロップFF1の出力端子Qから出力される信号とを入力する。この論理和回路OR4は、論理積回路AND1からの信号とフリップフロップFF1の出力端子Qからの信号との論理和を演算し、その演算結果を示す信号を出力する。論理和回路OR4から出力された信号は、ドライバ-1（10）に入力される。

【0306】例えば、直流-直流変換装置（DC-DC CONVERTER）の入力電圧が基準電圧e1以下であり、且つ、出力電圧が基準電圧e3以下である場合は、論理和回路OR4は、論理積回路AND1からの信号（PWM比較器9から出力された信号と同一の信号）と、フリップフロップFF1の出力端子QからのLowレベルの信号とを入力することになる。この場合、論理和回路OR4は、論理積回路AND1からの信号、すなわち、PWM比較器9からの信号をそのまま出力する。

【0307】直流-直流変換装置（DC-DC CONVERTER）の入力電圧が基準電圧e1より大きくなり、且つ、出力電圧が基準電圧e3以下である場合は、論理和回路OR4は、論理積回路AND1からの信号（PWM比較器9から出力された信号と同一の信号）と、フリップフロップFF1の出力端子QからのHighレベルの信号とを入力することになる。この場合、論理和回路OR4は、論理積回路AND1からの信号に関係なく、Highレベルの信号を出力する。

10 【0308】直流-直流変換装置（DC-DC CONVERTER）の入力電圧が基準電圧e1以下であり、且つ、出力電圧が基準電圧e3より大きくなった場合は、論理和回路OR4は、論理積回路AND1からのLow信号と、フリップフロップFF1からのLowレベルの信号とを入力することになる。この場合、論理和回路OR4は、Lowレベルの信号を出力する。

20 【0309】（論理和回路OR1）論理和回路OR1は、同期整流制御回路13から出力される信号と、フリップフロップFF1の出力端子Qから出力される信号とを入力する。そして、論理和回路OR1は、同期整流制御回路13からの信号とフリップフロップFF1からの信号との論理和を演算し、その演算結果を示す信号を出力する。論理和回路OR1から出力された信号は、論理和回路OR5に入力される。

30 【0310】例えば、直流-直流変換装置（DC-DC CONVERTER）の入力電圧が基準電圧e1以下である場合は、論理和回路OR1は、同期整流制御回路13からの信号と、フリップフロップFF1からのLowレベルの信号とを入力することになる。この場合、論理和回路OR1は、同期整流制御回路13からの信号をそのまま出力する。

【0311】直流-直流変換装置（DC-DC CONVERTER）の入力電圧が基準電圧e1よりも大きくなった場合は、論理和回路OR1は、同期整流制御回路13からの信号と、フリップフロップFF1からのHighレベルの信号とを入力することになる。この場合、論理和回路OR1は、同期整流制御回路13からの信号に関係なく、Highレベルの信号を出力する。

40 【0312】（論理和回路OR5）論理和回路OR5は、論理和回路OR1から出力された信号と、フリップフロップFF2の出力端子Qから出力された信号とを入力する。そして、論理和回路OR5は、論理和回路OR1からの信号と、フリップフロップFF2からの信号との論理和を演算し、その演算結果を出力する。この論理和回路OR5から出力された信号は、ドライバ-2（11）に入力される。

50 【0313】例えば、直流-直流変換装置（DC-DC CONVERTER）の入力電圧が基準電圧e1以下であり、且つ、出力電圧が基準電圧e3以下である場合は、論理和回路OR5は、論理和回路OR1からのHighレベルの信



号と、フリップフロップFF2の出力端子QからのLowレベルの信号とを入力することになる。この場合、論理回路OR5は、Highレベルの信号を出力する。

【0314】直流-直流変換装置(DC-DC CONVERTER)の入力電圧が基準電圧e1より大きく、且つ、出力電圧が基準電圧e3以下である場合は、論理回路OR5は、論理回路OR1からのHighレベルの信号と、フリップフロップFF2の出力端子QからのLowレベルの信号とを入力することになる。この場合、論理回路OR5は、Highレベルの信号を出力する。

【0315】直流-直流変換装置(DC-DC CONVERTER)の入力電圧が基準電圧e1以下であり、且つ、出力電圧が基準電圧e3よりも大きくなった場合は、論理回路OR1からの信号(同期整流制御回路13から出力された信号と同一の信号)と、フリップフロップFF2からのHighレベルの信号とを入力することになる。この場合、論理回路OR5は、論理回路OR1からの信号に関係なく、Highレベルの信号を出力する。

【0316】(ドライバー1(10))ドライバー1(10)は、論理回路OR4からの信号に応じて、メインスイッチングトランジスタTr1のオン状態とオフ状態とを切り換える。

【0317】例えば、ドライバー1(10)は、論理回路OR4からのHighレベルの信号を入力したときに、チャージポンプ回路12から供給された電力をメインスイッチングトランジスタTr1に供給して、メインスイッチングトランジスタTr1をオン状態にする。

【0318】また、ドライバー1(10)は、論理回路AND1からのLowレベルの信号を入力したときに、メインスイッチングトランジスタTr1に対する電力供給を停止して、メインスイッチングトランジスタTr1をオフ状態にする。

【0319】(実施の形態4の作用・効果)以下、本実施の形態にかかる直流-直流変換装置(DC-DC CONVERTER)の作用・効果について述べる。

【0320】(1)直流-直流変換装置(DC-DC CONVERTER)が正常に動作している場合

直流-直流変換装置(DC-DC CONVERTER)が正常に動作している場合、すなわち、直流-直流変換装置(DC-DC CONVERTER)の入力電圧が基準電圧e1以下であり、且つ、直流-直流変換装置(DC-DC CONVERTER)の出力電圧が基準電圧e3以下である場合は、電圧比較器IC1と電圧比較器IC2とはLowレベルの信号を出力することになる。

【0321】電圧比較器IC1から出力されたLowレベルの信号は、制御回路CTLのフリップフロップFF1のセット端子Sに入力される。また、電圧比較器IC2から出力されたLowレベルの信号は、制御回路CTLのフリップフロップFF2のセット端子Sに入力される。

【0322】電圧比較器IC1からのLowレベルの信号を入力したフリップフロップFF1は、入力したLowレベルの信号を記憶する。そして、フリップフロップFF1の出力端子Qは、Lowレベルの信号を出力する。フリップフロップFF1の出力端子Qから出力されたLowレベルの信号は、論理回路OR4と論理回路OR1とに入力される。

【0323】また、電圧比較器IC2からのLowレベルの信号を入力したフリップフロップFF2は、入力したLowレベルの信号を記憶する。そして、フリップフロップFF2の出力端子Qは、Lowレベルの信号を出力し、出力端子\*Qは、Highレベルの信号を出力する。フリップフロップFF2の出力端子Qから出力されたLowレベルの信号は、論理回路OR5に入力され、出力端子\*Qから出力されたHighレベルの信号は、論理回路AND1に入力される。

【0324】論理回路AND1は、フリップフロップFF2の出力端子\*QからのHighレベルの信号を入力する一方で、PWM比較器9からの信号を入力する。このとき、論理回路AND1は、PWM比較器9からの信号をそのまま出力することになる。論理回路AND1から出力された信号は、論理回路OR4に入力される。

【0325】論理回路OR4は、上記したように、フリップフロップFF1の出力端子QからのLowレベルの信号と、論理回路AND1からの信号(PWM比較器9からの信号と同一の信号)とを入力する。この場合、論理回路OR4は、論理回路AND1からの信号、すなわち、PWM比較器9からの信号をそのまま出力することになる。

【0326】論理回路OR4から出力された信号(PWM比較器9から出力された信号と同一の信号)は、ドライバー1(10)に入力される。この結果、ドライバー1(10)は、PWM比較器9からの信号に応じてメインスイッチングトランジスタTr1のオン状態とオフ状態とを切り換えることができる。

【0327】また、フリップフロップFF1の出力端子QからのLowレベルの信号を入力した論理回路OR1は、同期整流制御回路13からの信号も入力する。この場合、論理回路OR1は、同期整流制御回路13からの信号をそのまま出力する。論理回路OR1から出力された信号(同期整流制御回路13から出力された信号と同一の信号)は、論理回路OR5に入力される。

【0328】論理回路OR5は、上記したように、論理回路OR1からの信号(同期整流制御回路13から出力された信号と同一の信号)と、フリップフロップFF2の出力端子QからのLowレベルの信号とを入力する。このとき、論理回路OR5は、論理回路OR1からの信号、すなわち、同期整流制御回路13から出力された信号と同一の信号を出力することになる。論理回路

回路OR5から出力された信号(同期整流制御回路13から出力された信号と同一の信号)は、ドライブ2(11)にされる。この結果、ドライブ2(11)は、同期整流制御回路13からの信号に従って、同期整流用トランジスタTr2のオン状態とオフ状態とを切り換えることができる。

【0329】(2) 直流-直流変換装置(DC-DC CONVERTER)の入力電圧が過電圧状態になった場合、

直流-直流変換装置(DC-DC CONVERTER)にされる電圧が過電圧状態になった場合は、電圧比較器IC1は、Highレベルの信号を出力する。また、直流-直流変換装置(DC-DC CONVERTER)の出力電圧は基準電圧e3以下であるから、電圧比較器IC2は、Lowレベルの信号を出力する。

【0330】電圧比較器IC1から出力されたHighレベルの信号は、制御回路CTLのフリップフロップFF1のセット端子Sにされる。また、電圧比較器IC2から出力されたLowレベルの信号は、制御回路CTLのフリップフロップFF2のセット端子Sにされる。

【0331】電圧比較器IC1からのHighレベルの信号を入力したフリップフロップFF1は、入力したHighレベルの信号を記憶する。そして、フリップフロップFF1の出力端子Qは、Highレベルの信号を出力する。フリップフロップFF1の出力端子Qから出力されたHighレベルの信号は、論理和回路OR4と論理和回路OR1とにされる。

【0332】また、電圧比較器IC2からのLowレベルの信号を入力したフリップフロップFF2は、入力したLowレベルの信号を記憶する。そして、フリップフロップFF2の出力端子QはLowレベルの信号を出力し、出力端子\*QはHighレベルの信号を出力する。フリップフロップFF2の出力端子Qから出力されたLowレベルの信号は論理和回路OR5にされ、出力端子\*Qから出力されたHighレベルの信号は論理積回路AND1にされる。

【0333】論理積回路AND1は、フリップフロップFF2の出力端子\*QからのHighレベルの信号を入力する一方で、PWM比較器9からの信号を入力している。この場合、論理積回路AND1は、PWM比較器9からの信号をそのまま出力することになる。この論理積回路AND1から出力された信号(PWM比較器9から出力された信号と同一の信号)は、論理和回路OR4にされる。

【0334】論理和回路OR4は、上記したように、論理積回路AND1からの信号(PWM比較器9から出力された信号と同一の信号)と、フリップフロップFF1の出力端子QからのHighレベルの信号とをする。この場合、論理和回路OR4は、論理積回路AND1からの信号(PWM比較器9から出力された信号と同

一の信号)に関係なく、Highレベルの信号を出力することになる。この結果、ドライブ1(10)は、PWM比較器9から出力される信号に関係なく、メインスイッチングトランジスタTr1をオン状態にする。

【0335】また、論理和回路OR1は、フリップフロップFF1の出力端子QからのHighレベルの信号を入力する一方で、同期整流制御回路13からの信号を入力する。この場合、論理和回路OR1は、同期整流制御回路13からの信号に関係なく、Highレベルの信号を出力する。この論理和回路OR1から出力されたHighレベルの信号は、論理和回路OR5にされる。

【0336】論理和回路OR5は、上記したように、フリップフロップFF2の出力端子QからのLowレベルの信号と、論理和回路OR1からのHighレベルの信号とをする。このとき、論理和回路OR5は、Highレベルの信号を出力する。この結果、ドライブ2(11)は、同期整流制御回路13からの信号に関係なく、同期整流用トランジスタTr2をオン状態にする。

【0337】このように、直流-直流変換装置(DC-DC CONVERTER)の入力電圧が過電圧状態になると、メインスイッチングトランジスタTr1及び同期整流用トランジスタTr2は、強制的にオン状態になる。

【0338】この結果、直流-直流変換装置(DC-DC CONVERTER)にされる電圧は、フューズF1、信号線14、メインスイッチングトランジスタTr1、信号線1、信号線2、同期整流用トランジスタTr2、及び、信号線26を通してグランドに印加される。このとき、過大な電流がフューズF1を流れることになり、フューズF1が溶断される。

【0339】従って、フューズF1が溶断されることにより、直流-直流変換装置(DC-DC CONVERTER)の構成要素、特に、直流-直流変換装置(DC-DC CONVERTER)の入力部に設けられたコンデンサC3に過大な電圧が印加されることを防止することができ、コンデンサC3の焼損を防止することができる。

【0340】さらに、本実施の形態にかかる直流-直流変換装置(DC-DC CONVERTER)によれば、コンデンサC3の焼損防止用フューズが不要になり、構成部品数が削減される。

【0341】また、コンデンサC3の焼損防止用のフューズが不要になったことにより、直流-直流変換装置(DC-DC CONVERTER)内の抵抗が減少し、直流-直流変換装置(DC-DC CONVERTER)の変換効率が向上する。

【0342】(3) 信号線4が断線状態になった場合 信号線4が断線状態になると、前述の実施の形態2で説明したように、直流-直流変換装置(DC-DC CONVERTER)の出力電圧は、過電圧状態に陥る虞がある。

【0343】直流-直流変換装置(DC-DC CONVERTER)の出力電圧が過電圧状態に陥ると、出力電圧が基準電圧e3よりも大きくなるため、電圧比較器IC2は、Hi

g hレベルの信号を出力することになる。

【0344】一方、直流-直流変換装置(DC-DC CONVERTER)の入力電圧は基準電圧 $e_1$ 以下であるから、電圧比較器IC1は、Lowレベルの信号を出力する。電圧比較器IC1から出力されたLowレベルの信号は、制御回路CTLのフリップフロップFF1のセット端子Sに入力される。また、電圧比較器IC2から出力されたHighレベルの信号は、制御回路CTLのフリップフロップFF2のセット端子Sに入力される。

【0345】電圧比較器IC1からのLowレベルの信号を入力したフリップフロップFF1は、入力したLowレベルの信号を記憶する。そして、フリップフロップFF1の出力端子Qは、Lowレベルの信号を出力する。フリップフロップFF1の出力端子Qから出力されたLowレベルの信号は、論理和回路OR4と論理和回路OR1とに入力される。

【0346】また、電圧比較器IC2からのHighレベルの信号を入力したフリップフロップFF2は、入力したHighレベルの信号を記憶する。そして、フリップフロップFF2の出力端子QはHighレベルの信号を出力し、出力端子\*QはLowレベルの信号を出力する。フリップフロップFF2の出力端子Qから出力されたHighレベルの信号は論理和回路OR5に入力され、出力端子\*Qから出力されたLowレベルの信号は論理積回路AND1に入力される。

【0347】論理積回路AND1は、フリップフロップFF2の出力端子\*QからのLowレベルの信号を入力する一方で、PWM比較器9からの信号を入力している。この場合、論理積回路AND1は、PWM比較器9からの信号に関係なく、Lowレベルの信号を出力することになる。この論理積回路AND1から出力されたLowレベルの信号は、論理和回路OR4に入力される。

【0348】論理和回路OR4は、上記したように、論理積回路AND1からのLowレベルの信号と、フリップフロップFF1の出力端子QからのLowレベルの信号とを入力する。この場合、論理和回路OR4は、Lowレベルの信号を出力することになる。この結果、ドライバー1(10)は、PWM比較器9から出力される信号に関係なく、メインスイッチングトランジスタTr1をオフ状態にする。

【0349】また、論理和回路OR1は、フリップフロップFF1の出力端子QからのLowレベルの信号を入力する一方で、同期整流制御回路13からの信号を入力する。この場合、論理和回路OR1は、同期整流制御回路13からの信号をそのまま出力することになる。この論理和回路OR1から出力された信号(同期整流制御回路13から出力された信号と同一の信号)は、論理和回路OR5に入力される。

【0350】論理和回路OR5は、上記したように、フリップフロップFF2の出力端子QからのHighレベ

ルの信号と、論理和回路OR1からの信号(同期整流制御回路13から出力された信号と同一の信号)とを入力する。このとき、論理和回路OR5は、論理和回路OR1からの信号(同期整流制御回路13から出力された信号と同一の信号)に関係なく、Highレベルの信号を出力する。この結果、ドライバー2(11)は、同期整流制御回路13からの信号に関係なく、同期整流用トランジスタTr2をオン状態にする。

【0351】このように、直流-直流変換装置(DC-DC CONVERTER)の出力電圧が過電圧状態になると、メインスイッチングトランジスタTr1が強制的にオフ状態になると同時に、同期整流用トランジスタTr2が強制的にオン状態になる。

【0352】この結果、信号線26、同期整流用トランジスタTr2、信号線2、信号線1、チョークコイルL1、信号線15、抵抗R1、及び、信号線16が接続されることになり、直流-直流変換装置(DC-DC CONVERTER)の出力電圧は、信号線26に接続されたグランドの電圧(0V)にクランプされる。

【0353】従って、直流-直流変換装置(DC-DC CONVERTER)の負荷に過電圧が印加されることを防止することができると同時に、直流-直流変換装置(DC-DC CONVERTER)の構成要素、特に、平滑用のコンデンサC1に過電圧が印加されることを防止することができる。

【0354】また、本実施の形態にかかる直流-直流変換装置(DC-DC CONVERTER)によれば、平滑用のコンデンサC1として高耐圧の有機コンデンサを使用する必要がない上、焼損防止用のフューズが不要になり、構成部品数が削減される。

【0355】また、コンデンサC1の焼損防止用のフューズが不要になったことにより、直流-直流変換装置(DC-DC CONVERTER)内の抵抗が減少し、直流-直流変換装置(DC-DC CONVERTER)の変換効率が向上する。

【0356】(4)メインスイッチングトランジスタTr1が短絡故障を発生した場合

メインスイッチングトランジスタTr1が短絡故障を起こした場合、信号線14と信号線1とが接続した状態になるため、直流-直流変換装置(DC-DC CONVERTER)の出力電圧が過電圧状態に陥る虞がある。

【0357】メインスイッチングトランジスタTr1の短絡故障によって出力電圧が過電圧状態に陥ると、出力電圧が基準電圧 $e_3$ より大きくなるため、電圧比較器IC2がHighレベルの信号を出力することになる。

【0358】一方、直流-直流変換装置(DC-DC CONVERTER)の入力電圧は基準電圧 $e_1$ 以下であるから、電圧比較器IC1から出力される信号OV1はLowレベルの信号になる。

【0359】このとき、制御回路CTLは、前述の(2)で説明したように、メインスイッチングトランジスタTr1を強制的にオフ状態にすると同時に同期整流

用トランジスタ $T_r2$ を強制的にオン状態にする制御を行う。但し、メインスイッチングトランジスタ $T_r1$ が短絡故障しているので、直流-直流変換装置(DC-DC CONVERTER)に印加された電圧は、フューズ $F1$ 、信号線14、メインスイッチングトランジスタ $T_r1$ 、信号線1、信号線2、及び、同期整流用トランジスタ $T_r2$ を介して短絡される。このとき、フューズ $F1$ は、短絡電流によって溶断される。

【0360】この結果、直流-直流変換装置(DC-DC CONVERTER)に印加される電圧が極短時間のうちに遮断されることになり、直流-直流変換装置(DC-DC CONVERTER)の負荷に過電圧が印加されることを防止することができると同時に、直流-直流変換装置(DC-DC CONVERTER)の構成要素に過電圧が印加されることを防止することができる。

【0361】また、本実施の形態にかかる直流-直流変換装置(DC-DC CONVERTER)によれば、平滑用のコンデンサ $C1$ として高耐圧の有機コンデンサを使用する必要がない上、焼損防止用のフューズが不要になり、構成部品数が削減される。

【0362】さらに、平滑用のコンデンサ $C1$ の焼損防止用のフューズが不要になったことにより、直流-直流変換装置(DC-DC CONVERTER)内の抵抗が減少し、直流-直流変換装置(DC-DC CONVERTER)の変換効率が向上する。

【0363】

【発明の効果】本発明にかかる直流-直流変換装置(DC-DC CONVERTER)によれば、直流-直流変換装置の入出力電圧が過電圧状態になった場合は、第1のスイッチ素子と第2のスイッチ素子とを過電圧保護回路として使用することにより、回路構成を複雑にすることなく、直流-直流変換装置の構成要素、及び、直流-直流変換装置の負荷に過電圧が印加されることを防止することができる。

【0364】この結果、直流-直流変換装置に使用される有機コンデンサの発煙及び発火を防止するとともに、直流-直流変換装置(DC-DC CONVERTER)の小型化と変換効率の向上とを図ることができる。

【図面の簡単な説明】

【図1】本発明にかかる直流-直流変換装置(DC-DC CO 40

VERTER)の実施の形態1の構成を示す図

【図2】実施の形態1にかかる制御回路CTLの内部構成を示す図

【図3】本発明にかかる直流-直流変換装置(DC-DC CONVERTER)の他の実施の形態の構成を示す図

【図4】図3の直流-直流変換装置(DC-DC CONVERTER)に対応する制御回路CTLの内部構成を示す図

【図5】本発明にかかる直流-直流変換装置(DC-DC CONVERTER)の実施の形態2の構成を示す図

10 【図6】実施の形態2にかかる制御回路CTLの内部構成を示す図

【図7】本発明にかかる直流-直流変換装置(DC-DC CONVERTER)の他の実施の形態の構成を示す図

【図8】図7の直流-直流変換装置(DC-DC CONVERTER)に対応する制御回路CTLの内部構成を示す図

【図9】本発明にかかる直流-直流変換装置(DC-DC CONVERTER)の実施の形態3の構成を示す図

【図10】本発明にかかる直流-直流変換装置(DC-DC CONVERTER)の実施の形態4の構成を示す図


20 【図11】実施の形態4にかかる制御回路CTLの内部構成を示す図

【図12】従来の直流-直流変換装置(DC-DC CONVERTER)の構成を示す図

【符号の説明】


1・・・信号線  
2・・・信号線  
14・・・信号線  
FF・・・フリップフロップ  
 $T_r1$ ・・・メインスイッチングトランジスタ  
30  $T_r2$ ・・・同期整流用トランジスタ  
IC1・・・電圧比較器  
IC2・・・電圧比較器  
CTL・・・制御回路  
L1・・・チョークコイル  
F1・・・フューズ  
e1・・・電源  
e2・・・電源  
C1・・・コンデンサ  
C2・・・コンデンサ

本発明にかかる直流－直流変換装置（DC-DC CONVERTER）の実施の形態 1 の構成を示す図




【図2】

実施の形態1にかかる制御回路CTLの内部構成を示す図




【図3】

本発明にかかる直流一直流変換装置（DC-DC CONVERTER）の他の実施の形態の構成を示す図




【図4】

図3の直流-直流変換装置 (DC-DC CONVERTER) に対応する制御回路  
CTLの内部構成を示す図



【図9】


本発明にかかる直流-直流変換装置 (DC-DC CONVERTER) の実施の形  
態8の構成を示す図






【図5】

本発明にかかる直流-直流変換装置 (DC-DC CONVERTER) の実施の形態 2 の構成を示す図




実施の形態 2 にかかる制御回路 C T L の内部構成を示す図




【図7】

本発明にかかる直流-直流変換装置 (DC-DC CONVERTER) の他の実施  
の形態の構成を示す図




【図8】

図7の直流-直流変換装置 (DC-DC CONVERTER) に対応する制御回路  
CTLの内部構成を示す図




【図10】

本発明にかかる直流-直流変換装置 (DC-DC CONVERTER) の実施の形  
態4の構成を示す図



【図11】

実施の形態4にかかる制御回路CTLの内部構成を示す図



【図12】

従来の直流-直流変換装置 (DC-DC CONVERTER) の構成を示す図

